-
公开(公告)号：KR100878847B1
公开(公告)日：2009-01-15
申请号：KR1020070070665
申请日：2007-07-13
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 복수개의 박막트랜지스터가 적층된 구조를 갖는 CMOS(complementary metal oxide semiconductor) 소자 및 그 제조방법에 관한 것이다. 이를 위해 본 발명은 기판 상부에 형성된 n형 박막트랜지스터; 상기 n형 박막트랜지스터 상부에 형성된 p형 박막트랜지스터; 상기 n형 박막트랜지스터와 상기 p형 박막트랜지스터 사이에 형성된 층간절연막 및 상기 n형 박막트랜지스터와 상기 p형 박막트랜지스터의 전기적 연결을 위한 배선을 포함하는 CMOS 소자를 제공한다.
박막트랜지스터, CMOS, 비정질 실리콘, 폴리 실리콘-
公开(公告)号：KR1020080052325A
公开(公告)日：2008-06-11
申请号：KR1020070096342
申请日：2007-09-21
Applicant: 한국전자통신연구원
IPC: H01L29/47 , H01L21/336 , H01L29/78
CPC classification number: H01L29/78618 , H01L21/02672 , H01L29/47 , H01L29/78696
Abstract: A method for fabricating a schottky barrier thin film transistor is provided to improve carrier mobility of a channel region by forming grains parallel with a charge transfer direction between a source electrode and a drain electrode. An amorphous silicon active layer is formed on a substrate(100). A source/drain electrode(170) is made of metal silicide to form a schottky junction with a channel region of the amorphous silicon active layer. The amorphous silicon of the channel region is crystallized to be polysilicon by using the source/drain electrode as a catalyst. A gate pattern can be formed on the amorphous silicon active layer of the channel region, having a stack of a gate insulation layer(120) and a gate electrode(130).
Abstract translation: 提供一种用于制造肖特基势垒薄膜晶体管的方法，以通过在源电极和漏电极之间形成与电荷传输方向平行的晶粒来改善沟道区的载流子迁移率。 在基板（100）上形成非晶硅有源层。 源极/漏极（170）由金属硅化物制成，以与非晶硅有源层的沟道区形成肖特基结。 通过使用源/漏电极作为催化剂，将沟道区域的非晶硅晶化为多晶硅。 可以在具有栅极绝缘层（120）和栅电极（130）的堆叠的沟道区域的非晶硅有源层上形成栅极图案。
-
公开(公告)号：KR1020080050965A
公开(公告)日：2008-06-10
申请号：KR1020070070665
申请日：2007-07-13
Applicant: 한국전자통신연구원
IPC: H01L29/786
CPC classification number: H01L27/0922 , H01L21/26513 , H01L21/8238 , H01L21/823871 , H01L29/66757 , H01L29/78618
Abstract: A CMOS device using thin film transistors and a manufacturing method thereof are provided to improve the degree of integration of a semiconductor device by forming plural thin film transistors in a stack structure. An n-type thin film transistor is formed on a substrate, and a p-type thin film transistor is formed on the n-type thin film transistor. An interlayer dielectric(180) is formed between the n-type thin film transistor and the p-type thin film transistor. A metallization(190) electrically connects the n-type thin film transistor with the p-type thin film transistor. The n-type thin film transistor has a first polysilicon active layer(110), and the p-type thin film transistor has a second polysilicon active layer(210).
Abstract translation: 提供了使用薄膜晶体管的CMOS器件及其制造方法，以通过在堆叠结构中形成多个薄膜晶体管来提高半导体器件的集成度。 在衬底上形成n型薄膜晶体管，在n型薄膜晶体管上形成p型薄膜晶体管。 在n型薄膜晶体管和p型薄膜晶体管之间形成层间电介质（180）。 金属化（190）将n型薄膜晶体管与p型薄膜晶体管电连接。 n型薄膜晶体管具有第一多晶硅有源层（110），p型薄膜晶体管具有第二多晶硅有源层（210）。
-
公开(公告)号：KR100802182B1
公开(公告)日：2008-02-12
申请号：KR1020060094385
申请日：2006-09-27
Applicant: 한국전자통신연구원
CPC classification number: B01D46/0012 , B01D39/12 , B01D46/444 , B01D46/546 , B01D53/02 , B01D2239/025 , B01D2253/304 , B01D2257/70 , B01D2258/0216 , B01J20/02 , B01J20/0233 , B01J20/0237 , B01J20/024 , B01J20/0244 , B01J20/0248 , B01J20/0251 , B01J20/0259 , B01J20/0262 , B01J20/0266 , B01J20/0285 , B01J20/0288 , B01J20/04 , B01J20/06 , B01J20/20 , B01J20/28007 , B01J20/3204 , B01J20/3223 , B01J20/3234 , B01J20/3236 , B01J20/3295 , B01J20/3416 , B01J20/3433 , B01J20/3458 , B01J20/3483 , B01J2220/62 , B82Y30/00 , Y10T156/10
Abstract: A nanowire filter is provided to filter simultaneously harmful materials presenting in gas and particle state, a method for manufacturing the nanowire filter is provided, a filtering device comprising the nanowire filter is provided, and a method for removing adsorption materials is provided to improve efficiency of the nanowire filter by separating stably adsorption materials adsorbed onto the nanowire filter. A nanowire filter includes: a supporting member; and a plurality of nanowires which are supported to the supporting member and arranged in a crystallized state. The nanowire filter additionally includes a molecule type material for filling a portion of an empty space formed between the nanowires. A filtering device(10) comprises: a nanowire filter(11); and a body(12) into which the filter is fitted and which has an inlet for guiding a fluid flown in to the filter and an outlet for discharging the fluid filtered through the filter to the outside. The filtering device further comprises: a heating member(13) formed in the form of a net and installed in front or rear of the filter to heat the filter. The body has a heating member(14) formed in the form of a wire and wound along an outer peripheral surface thereof to heat the filter, a pressure generating member installed therein to cause a pressure difference between the front side and the rear side of the filter, and a plurality of passages formed between the inlet and the outlet to move the fluid. The passages have at least one of the filter installed therein. The passages have at least one valve installed therein to control a movement of the fluid.
Abstract translation: 提供了一种纳米线过滤器，用于同时过滤呈气体和颗粒状态的有害物质，提供了一种制造纳米线过滤器的方法，提供了一种包含纳米线过滤器的过滤装置，提供了一种除去吸附材料的方法，以提高效率 纳米线过滤器通过分离吸附到纳米线过滤器上的稳定吸附材料。 纳米线过滤器包括：支撑构件; 以及多个纳米线，其被支撑在支撑构件上并且以结晶状态布置。 纳米线过滤器还包括用于填充形成在纳米线之间的空白空间的一部分的分子型材料。 过滤装置（10）包括：纳米线过滤器（11）; 以及安装过滤器的主体（12），并且具有用于引导流过过滤器的流体的入口和用于将通过过滤器过滤的流体排出到外部的出口。 过滤装置还包括：加热构件（13），其形成为网状并安装在过滤器的前面或后面以加热过滤器。 主体具有形成为线材的加热构件（14），沿着其外周面卷绕以加热过滤器，安装在其中的压力产生构件使得压力产生构件的前侧和后侧之间的压力差 过滤器和形成在入口和出口之间的多个通道以移动流体。 通道具有安装在其中的至少一个过滤器。 通道具有安装在其中的至少一个阀，以控制流体的运动。
-
公开(公告)号：KR100757389B1
公开(公告)日：2007-09-11
申请号：KR1020060059128
申请日：2006-06-29
Applicant: 한국전자통신연구원
Abstract: 본 발명은 나노갭 전극을 갖는 센서 및 그 제조 방법에 관한 것으로,
본 발명에 따른 센서는 소정의 두께를 갖는 산화막 층과, 상기 산화막 층의 표면에 수직한 방향으로 형성된 서로 절연 상태에 있는 제1 금속 전극 및 제2 금속 전극과, 상기 산화막 층에 평행한 방향으로 상기 제1 금속 전극에 접속된 복수 개의 제1 금속 전극 층들, 상기 산화막 층에 평행한 방향으로 상기 제2 금속 전극에 접속되고 상기 제1 금속 전극 층들 사이마다 위치하는 복수 개의 제2 금속 전극 층들 및 상기 금속 전극 층들 사이마다 위치하고 상기 금속 전극 층들의 너비보다 좁은 너비를 갖는 중간 산화 막 층들로 구성된 복수 개의 나노갭 적층 어레이와, 상기 나노갭 적층 어레이들이 서로 평행하게 소정의 간격을 갖고 배치되어 형성된 복수 개의 채널과, 상기 채널의 최상부에 형성된 비 전도성 물질로 된 커버 막과, 상기 커버 막에 형성된 검출 대상 물질의 유출입을 위한 하나 이상의 구멍을 포함한다.
상기의 구성을 통해 종래의 검출 센서에 비해 훨씬 높은 감도를 가지는 소자 제작이 가능하며, 공정이 단순하기 때문에 집적화 및 대량화가 가능하다.
나노갭, 바이오 물질-
Patent Agency Ranking
公开(公告)号：KR100734881B1
公开(公告)日：2007-07-03
申请号：KR1020060014683
申请日：2006-02-15
Applicant: 한국전자통신연구원
IPC: H01L33/60
Abstract: A silicon light emitting diode capable of effectively utilizing light radiated toward the lateral side of a substrate by including a side reflecting mirror is provided. The silicon-based light emitting diode includes a p-type silicon substrate having a plurality of grooves, a light emitting diode layer formed on each of the grooves of the silicon substrate, the light emitting diode layer including an active layer, an n-type doped layer, and a transparent electrode layer, and a metal electrode including a lower metal electrode formed on the bottom surface of the p-type silicon substrate and an upper metal electrode formed on the top surface of the transparent electrode layer. The lateral surface of each of the grooves is separated from the light emitting diode layer and used as a reflecting mirror. The lateral surface is referred to as the side reflecting mirror.
-
公开(公告)号：KR1020070036355A
公开(公告)日：2007-04-03
申请号：KR1020050091288
申请日：2005-09-29
Applicant: 한국전자통신연구원
IPC: B82B3/00 , H01L21/336
CPC classification number: H01L51/105 , B82Y10/00 , H01L51/0023 , H01L51/0595
Abstract: 본 발명은 수 나노미터(nm) 이하의 폭을 갖는 나노갭(nano-gap)을 사이에 두고 두 개의 전극이 접해 있는 나노갭 전극소자의 제작 방법에 관한 것으로, 서로 다른 식각비를 갖는 반도체층들을 이용하여 공기중에 부양된 구조의 나노 구조물을 형성하고, 반도체층으로부터 나노 구조물까지의 높이, 나노 구조물의 폭 및 금속의 증착 각도를 조절하여 나노갭을 형성한다. 나노갭의 위치와 폭을 용이하게 조절할 수 있고 반복되는 구조를 갖는 어레이 형태의 나노갭을 동시에 형성할 수 있다.
나노 구조물, 증착 각도, 나노갭, 전극소자, 어레이-
公开(公告)号：KR1020060064456A
公开(公告)日：2006-06-13
申请号：KR1020050034911
申请日：2005-04-27
Applicant: 한국전자통신연구원
IPC: H01L27/115
CPC classification number: H01L21/28185 , B82Y10/00 , G11C16/0466 , H01L21/265 , H01L21/28282 , H01L29/7881 , H01L29/792 , H01L21/823437
Abstract: 이동 전하를 이용한 비휘발성 메모리 소자 및 그 제조 방법을 제시한다. 본 발명에 따르면, 반도체 기판 상에 게이트 유전막을 형성하는 단계, 상기 게이트 유전막 상에 소스 플라즈마(source plasma)를 도입하여 상기 플라스마 내의 이온을 상기 게이트 유전막 내로 플라즈마 도핑(doping)시켜 상기 게이트 유전막 내에 이동 이온 전하들을 분포시키는 단계, 상기 게이트 유전막 상에 문턱 전압의 조절을 위해 상기 이동 이온 전하들의 상기 게이트 유전막 내의 분포를 제어하는 제어 전압이 인가될 게이트를 형성하는 단계, 및 상기 게이트에 인근하는 상기 반도체 기판 부분에 소스/드레인 영역들을 형성하는 단계를 포함하는 비휘발성 메모리 소자 제조 방법을 제시한다.
MOSFET, 비휘발성 메모리, 이동 전하, 플라즈마 도핑, 게이트 유전막-
公开(公告)号：KR100574297B1
公开(公告)日：2006-04-27
申请号：KR1020040077206
申请日：2004-09-24
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L21/31 , H01L21/22 , H01L21/28
CPC classification number: H01L29/7835 , H01L29/41783 , H01L29/517 , H01L29/518 , H01L29/665 , H01L29/66659 , H01L29/7834
Abstract: 본 발명은 전계효과 트랜지스터 및 그 제조 방법에 관한 것으로, 측벽 스페이서(sidewall spacer) 형성 기술을 이용하고 박막의 증착 두께 조절을 통해 초미세 채널 길이를 가지는 전계효과 트랜지스터를 형성한다. 본 발명의 전계효과 트랜지스터는 소스와 드레인의 접합 깊이가 얕고, 소스와 게이트 그리고 드레인과 게이트의 중첩이 방지되어 기생저항이 낮다. 또한, 게이트 전계가 드레인 확장영역에 쉽게 유기되기 때문에 드레인측 채널에서의 캐리어 농도가 효과적으로 제어되며, 특히 드레인 확장영역이 소스 접합보다 얕게 형성되기 때문에 단채널 특성이 우수하다.
트랜지스터, 스페이서, 소스, 드레인, 확장영역, 기생저항-
20.发明公开리플로우 공정을 이용하여 형성된 엘리베이티드소스/드레인(ｅｌｅｖａｔｅｄ ｓｏｕｒｃｅ/ｄｒａｉｎ)을 갖는 ＳＯＩ 모스펫 소자의 제조 방법 失效用于制造具有使用反射过程形成的高压源/漏极的SOI MOSFET器件的方法
公开(公告)号：KR1020050059633A
公开(公告)日：2005-06-21
申请号：KR1020030091335
申请日：2003-12-15
Applicant: 한국전자통신연구원
IPC: H01L21/335
Abstract: SOI 기판을 이용한 극소 채널의 SOI 모스펫(MOSFET) 소자의 제조방법을 제공한다. 본 발명은 HSQ(hydrogen silsesquioxane)막의 리플로우(reflow) 공정을 이용하여 엘리베이티드 소스/드레인(ESD, elevated source/drain)을 형성하고, 저유전율의 절연막을 층간 절연막으로 형성한다. 이에 따라, 본 발명은 저저항의 소스/드레인 및 저유전율의 층간 절연막과 매우 얇은 두께의 실리콘 채널층을 갖는 SOI 기판을 사용함으로 단채널 효과를 억제할 수 있고 구동 능력이 향상되고 RC 지연 시간이 향상된 저전력 및 고속 동작의 SOI 모스펫 소자를 제조할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
117
records
(took 0.03 seconds)
