公开(公告)号：KR101009725B1

公开(公告)日：2011-01-19

申请号：KR1020080087191

申请日：2008-09-04

Applicant: 한국전자통신연구원

Inventor： 조승현 ,  정무경 ,  김경수 ,  이재진 ,  이준영 ,  박성모 ,  엄낙웅

IPC: H03M7/42

CPC classification number: H03M7/425

Abstract: 본 발명은 가변길이 코드 복호화를 위한 테이블 생성 방법에 관한 것으로, 보다 상세하게는 압축된 영상, 음향 등의 입력 비트스트림으로부터 가변길이 코드를 효율적으로 복호화하기 위해, 가변길이 코드 테이블로부터 N-비트 코드 테이블을 생성하는 방법에 관한 것이다. 본 발명에 의해 생성된 N-비트 코드 테이블을 이용하면 가변길이 코드를 복호화하는데 필요한 평균 메모리 접근 횟수를 현저히 줄일 수 있고, 메모리의 최대 접근 횟수와 필요한 메모리 용량을 정확하게 예측할 수 있다.
가변길이 코드, VLC, 복호화, 테이블

公开(公告)号：KR1020100060408A

公开(公告)日：2010-06-07

申请号：KR1020080118992

申请日：2008-11-27

Applicant: 한국전자통신연구원

Inventor： 이준영 ,  이재진 ,  조승현 ,  정무경 ,  박성모 ,  엄낙웅 ,  김경수

IPC: H04N21/262 ,  H04N19/42

CPC classification number: H04N19/436 ,  H04N19/176 ,  H04N19/513

Abstract: PURPOSE: An apparatus and a method for decoding a video using a multiprocessor are provided to perform video decoding by functional level division scheme and an application of data level division scheme thereby enhancing decoding performance. CONSTITUTION: A scheduler(120) schedules received bit data received through information of pre-parser(110) in a macro block unit. The scheduler respectively assigns scheduled macro blocks which are scheduled in data level and functional level to corresponding processor. A decoder(130) respectively decodes allocated macro blocks at the data level and the functional level. A frame memory(140) stores decoding result.

Abstract translation: 目的：提供一种使用多处理器对视频进行解码的装置和方法，以通过功能级划分方案和应用数据级划分方案执行视频解码，从而提高解码性能。 构成：调度器（120）以宏块单元调度通过预解析器（110）的信息接收的接收到的位数据。 调度器分别将在数据级和功能级调度的调度宏块分配给对应的处理器。 解码器（130）分别在数据级和功能级解码分配的宏块。 帧存储器（140）存储解码结果。

公开(公告)号：KR100806274B1

公开(公告)日：2008-02-22

申请号：KR1020060043645

申请日：2006-05-16

Applicant: 한국전자통신연구원

Inventor： 정창희 ,  임대섭 ,  이재진 ,  한상영

IPC: G06F9/38

CPC classification number: G06F8/456 ,  G06F9/5066 ,  G06F11/3404 ,  G06F2201/88

Abstract: 본 발명은 멀티 쓰레디드 프로세서 기반의 병렬 시스템의 구조적 특성을 반영하기 위해 컴파일 시나 실행 시에 성능 예측 모델을 이용하여 병렬 루프의 성능을 예측한 다음 적응형 실행 방법을 이용하여 병렬 프로그램을 실행하는 방법에 관한 것으로,
본 발명의 방법은 병렬 프로그램 내에 하나 이상 포함된 병렬 루프의 실행을 위해 병렬 시스템의 물리 프로세서 개수만큼의 쓰레드를 생성하는 단계와, 상기 병렬 루프를 구성하는 단일 루프를 상기 쓰레드를 통해 실행하는 단계와, 상기 단일 루프의 실행 동안의 실행 시간, 실행된 명령어의 개수 및 캐쉬 미스 개수를 측정하는 단계와, 상기 측정된 값들을 기준으로 상기 각 병렬 루프를 실행하는데 사용되는 상기 쓰레드의 개수를 결정함으로써 상기 각 병렬 루프의 실행 모드를 결정하는 단계와, 상기 결정 결과에 따라 상기 쓰레드를 상기 각 물리 프로세서에 할당하여 각 병렬 루프를 실행하는 단계를 포함하는 것을 특징으로 한다.
상기와 같은 구성을 통해 본 발명은 멀티 쓰레디드 기반의 병렬 시스템에서 구동되는 병렬 프로그램의 성능을 비약적으로 향상시킬 수 있다.
병렬 시스템, 병렬 프로그램, 병렬 루프, 쓰레드

公开(公告)号：KR100345456B1

公开(公告)日：2002-10-25

申请号：KR1019980049843

申请日：1998-11-19

Applicant: 한국전자통신연구원

Inventor： 오응기 ,  강성원 ,  김민건 ,  이재진

IPC: H03D7/00

Abstract: 본 발명은 적은 소비전력, 낮은 잡음특성, 높은 이득 및 단자들 간의 우수한 신호 분리성 및 작은 크기를 가진 고주파 대역에서 동작하는 마이크로웨이브 모노리식 집적회로용 주파수 혼합기를 제공하기 위한 것으로, 이를 위해 본 발명은 주파수 혼합기에 있어서, 국부 발진자 신호 및 고주파 신호를 각각 입력받는 제1 및 제2 정합 회로부; 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 주파수 신호를 입력받아 혼합하여 새로운 주파수 성분을 가지는 중간 주파 신호로 변환 출력하는 주파수 코아 회로부; 및 상기 주파수 코아 회로부로부터 출력되는 중간 주파 신호를 저대역 필터링하여 최종 중간 주파 신호로 출력하는 저대역 여파 회로부를 포함하며, 상기 주파수 코아 회로부는, 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 상기 국부 발진자 신호 및 상기 고주파 신호를 인가받는, 캐스코드 형태로 이루어진 입력 수단; 상기 입력 수단으로부터의 상기 국부 발진자 신호 및 상기 고주파 신호에 응답하여 증폭 동작을 수행한 후 상보적인 상기 중간 주파 신호를 출력하기 위한 증폭 수단; 및 상기 증폭 수단으로부터의 상기 상보적인 중간 주파 신호를 입력받아 동위상 신호를 제거한 후 주파수를 혼합하여 상기 저대역 여파 회로부로 출력하기 위한 출력 정합 수단을 포함한다.

公开(公告)号：KR1020010053771A

公开(公告)日：2001-07-02

申请号：KR1019990054279

申请日：1999-12-01

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  양전욱 ,  곽명현 ,  문재경 ,  임종원 ,  이재진

IPC: H01L21/306

Abstract: PURPOSE: A method for photoelectrochemical etching of a semiconductor using an energy band bending is provided to improve an etching speed for the third group-nitrides by using a diluted etching solution. CONSTITUTION: An etching mask(3) is formed on a predetermined portion of a substrate(1). A resistance contact portion(4) is formed at one part of the substrate(1). An electric power is applied to the resistant contact portion(4). An insulating layer(6) is formed in order not to expose a connection portion between the resistance contact portion(4) and the power. The substrate(1) and the other electrode connected with the power source are soaked into an etching solution(11). A well is formed on a surface of the substrate(1) by applying the power to the substrate(1). An etching process is performed by irradiating the light larger than an energy gap of the substrate(1).

Abstract translation: 目的：提供使用能带弯曲对半导体进行光电化学蚀刻的方法，以通过使用稀释蚀刻溶液来提高第三组氮化物的蚀刻速度。 构成：在基板（1）的预定部分上形成蚀刻掩模（3）。 电阻接触部分（4）形成在衬底（1）的一部分处。 电力施加到电阻接触部分（4）上。 为了不暴露电阻接触部分（4）和电源之间的连接部分，形成绝缘层（6）。 将衬底（1）和与电源连接的另一电极浸入蚀刻溶液（11）中。 通过向基板（1）施加电力，在基板（1）的表面上形成阱。 通过照射比基板（1）的能隙大的光来进行蚀刻处理。

公开(公告)号：KR1020010027892A

公开(公告)日：2001-04-06

申请号：KR1019990039870

申请日：1999-09-16

Applicant: 한국전자통신연구원

Inventor： 이재진 ,  배윤규

IPC: C01D15/10

CPC classification number: C01G15/00 ,  B01J19/00

Abstract: PURPOSE: A manufacturing device of gallium nitride is provided which continuously combines heated nitrogen and gallium element under atmosphere of nitrogen with a simple process and continuously collects gallium nitride in a dust-collecting trap with a circular exhaust method. CONSTITUTION: The device comprises: (i) a combining chamber(1) which has at least one ports(2) on the outer circumference surface and a vacuum interior space where nitrogen and gallium are combined; (ii) a gallium supplying means(4) which is connected to a port of the combining chamber and supplies gallium to the inside of the port; (iii) a nitrogen supply means(8) which supplies nitrogen to the outside of the combining chamber; (iv) a reaction combining means(3, 17) which combines the nitrogen and the gallium in the combining chamber; (v) more than one dust-collecting means(15A, 15B, 15C) which dust-collect gallium nitride.

Abstract translation: 目的：提供一种氮化镓的制造装置，其在氮气氛围下以简单的工艺连续地结合加热的氮和镓元素，并且以循环排气法在集尘阱中连续地收集氮化镓。 构成：该装置包括：（i）在外周表面上具有至少一个端口（2）的组合室（1）和组合氮和镓的真空内部空间; （ii）镓供应装置（4），其连接到组合室的端口并将镓提供到端口的内部; （iii）向组合室的外部供给氮气的氮供给装置（8）; （iv）在组合室中组合氮和镓的反应组合装置（3,17）; （v）多个集尘装置（15A，15B，15C），其集尘氮化镓。

公开(公告)号：KR1020010017269A

公开(公告)日：2001-03-05

申请号：KR1019990032699

申请日：1999-08-10

Applicant: 한국전자통신연구원

Inventor： 강성원 ,  김민건 ,  오응기 ,  이재진

IPC: H03G3/00

Abstract: PURPOSE: A decision method of stability for super-high frequency circuit and super-high frequency system is provided to be used in analyzing small and great signal and decide the margins of a gain and a phase to refer the decision in designing. CONSTITUTION: In the first step(30), a voltage gain is calculated using a scattering variable of a 2 terminal network. In the second step(40), the size and phase of the gain are calculated from the voltage gain due to the scattering variable. In the third step(50-70), the margins of the gain and the phase are calculated from the calculated gain and phase and are compared with a predetermined margin permitted value to decide whether the stability is satisfied in accordance with the comparison result.

Abstract translation: 目的：提供超高频电路和超高频系统的稳定性决策方法，用于分析小信号和大信号，并确定增益和相位的余量以参考设计中的决策。 构成：在第一步（30）中，使用2端子网络的散射变量计算电压增益。 在第二步骤（40）中，增益的大小和相位由于散射变量由电压增益计算。 在第三步骤（50-70）中，从计算的增益和相位计算增益和相位的余量，并与预定的余量允许值进行比较，以根据比较结果来确定是否满足稳定性。

公开(公告)号：KR100261306B1

公开(公告)日：2000-07-01

申请号：KR1019970070328

申请日：1997-12-19

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 양전욱 ,  문재경 ,  이재진 ,  편광의

IPC: H01L29/78

Abstract: PURPOSE: A fabrication method of an MESFET(Metal semiconductor field effect transistor) is provided to form a very fine gate of 0.1 micrometer or less by deciding the size of the gate through the inclined surface of a substrate to be etched and the etching amount of a flat surface. CONSTITUTION: An impurity doped channel layer(3) is formed on a substrate(1) and one end surface of the channel layer is etched to be inclined using an etching mask. Then, a first flat film is formed on the channel layer(3), and the surface of the channel layer(3) which wasn't etched is smoothened by etching the flat film. Next, the channel layer(3) is again etched to be inclined to form a sharp portion on the edge of the channel layer by using the flat film as an etching mask. Then, a second flat film on all surface of the etched channel layer, and then the second flat film is etched so that the sharp portion of the channel layer is exposed with a desired width. Finally, the exposed channel layer is etched to define a gate region.

Abstract translation: 目的：提供MESFET（金属半导体场效应晶体管）的制造方法，通过决定通过待蚀刻基板的倾斜面的栅极的尺寸和蚀刻量，形成0.1微米以下的非常精细的栅极 平坦的表面。 构成：在衬底（1）上形成杂质掺杂沟道层（3），并且使用蚀刻掩模蚀刻沟道层的一个端面以倾斜。 然后，在沟道层（3）上形成第一平坦膜，并且通过蚀刻平坦膜来平滑未蚀刻的沟道层（3）的表面。 接下来，通过使用平面膜作为蚀刻掩模，再次蚀刻沟道层（3）以倾斜以在沟道层的边缘上形成尖锐部分。 然后，在蚀刻的沟道层的所有表面上的第二平坦膜，然后蚀刻第二平坦膜，使得沟道层的尖锐部分以期望的宽度暴露。 最后，暴露的沟道层被蚀刻以限定栅极区域。

公开(公告)号：KR100240640B1

公开(公告)日：2000-06-01

申请号：KR1019970043555

申请日：1997-08-30

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  이창석 ,  이재진 ,  편광의

IPC: H03F3/45

Abstract: 본 발명은 능동 발룬 회로에 관한 것으로, 특히 상보적인 두 신호의 대칭성을 향상시킬 수 있는 능동 발룬 회로에 관한 것이다.
입력 신호를 다른 주파수 신호로 바꾸어 출력하는 혼합기에 있어서, 서로 크기가 같고 위상이 반대인 상보적인 신호를 입력하는 방법에 의해 원하는 출력 신호를 제외한 나머지 고조파 신호들을 억제하는 밸런스드(balanced) 구조를 흔히 사용하며 이러한 상보적인 신호를 얻기 위하여 싱글-앤드형(single-ended) 입력 신호를 상보적인 차동(differential) 출력 신호로 바꾸어 주는 발룬 회로를 이용한다. 이러한 발룬 회로는 상보적으로 입력되는 신호의 대칭성에 민감하기 때문에 밸런스드 구조 혼합기의 성능을 결정하는 중요한 요소로 작용한다.
본 발명의 능동 발룬 회로는 종래의 발룬 회로에 차동 증폭단을 추가하고 이 차동 증폭단을 통해 출력되는 두 출력신호를 서로 엇갈리게 전압 병렬 궤환(voltage shunt feedback)시켜 상보적인 두 신호의 대칭성을 향상시킨 회로이다.

公开(公告)号：KR100223021B1

公开(公告)日：1999-10-01

申请号：KR1019960033694

申请日：1996-08-14

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  문재경 ,  이재진

IPC: H01L21/28

Abstract: 본 발명은 T형 게이트 제조 방법에 관한 것으로, 스탭퍼를 사용하여 실리콘 나이트라이드의 증착 및 건식 식각에 의하여 게이트길이가 짧은 T-형 게이트를 제조하므로서, 게이트 길이가 짧게 형성되면서도 게이트 저항이 증가하지 않아 소자의 이득 및 잡음 특성이 나빠지지 않고, 일반 스탭퍼의 패턴 해결(Resolution)의 한계인 0.5 보다 훨씬 작은 0.1-0.2