公开(公告)号：KR1019990050432A

公开(公告)日：1999-07-05

申请号：KR1019970069551

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 맹성재 ,  김영기 ,  김민건 ,  이재진 ,  박철순 ,  편광의

IPC: H04B1/00

Abstract: 본 발명은 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것으로, 특히, 특히 무선통신 및 광통신에 사용되는 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것이다. 본 발명의 목적은 주파수 대역폭과 안정도를 향상하면서도 웨이퍼의 소요 면적을 절약하여 신뢰성이 증대되고 제작비용을 절감할 수 있는 피드백을 이용한 MMIC 캐스코드 혼합기를 제공하는 데에 있다. 본 발명의 피드백을 이용한 MMIC 캐스코드 혼합기는 게이트에 국부 발진기의 입력신호가 인가되고 드레인에서 주파수 변조된 중간 주파수를 얻는 제 1FET 및 게이트에 RF 주파수의 입력신호가 인가되는 제 2FET와, 상기 제 1FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 국부 발진기의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓히고 회로의 안정도를 증가시키는 제 1안정수단과, 상기 제 2FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 RF 주파수의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓이고 회로의 안정도를 증가시키는 제 2안정수단을 구비한다.

公开(公告)号：KR100198953B1

公开(公告)日：1999-06-15

申请号：KR1019960069815

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  윤형섭 ,  박병선 ,  박철순 ,  편광의

IPC: H01F41/00

Abstract: 고주파, 고속동작 등이 요구되는 소자나 MMIC에 필수적으로 사용하는 인덕터는 그 선폭의 조절이 매우 중요하다. 종래의 인덕터는 구조상으로 인덕터 금속의 선폭을 조절하는 데에는 한계가 있다. 그리고 선폭 조절에 영향을 주는 것으로 절연층을 1차금속과 베이스 금속 사이에 사용되는 데 있다. 본 발명에서는 이 문제를 해결하고자 하는 것으로, 베이스 금속을 1차 금속 위에 직접 형성하고, 2차 금속층을 베이스 금속층 안으로 형성하므로서 선폭이 작은 인덕터를 손쉽게 형성한다.

公开(公告)号：KR100198462B1

公开(公告)日：1999-06-15

申请号：KR1019960052613

申请日：1996-11-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 송민규 ,  강승구 ,  이상한 ,  이희태 ,  편광의

IPC: G02B6/42

Abstract: 본 발명은 광 교환용 다채널 스위치 소자와 광섬유 어레이를 정렬한 후 에폭시로 고정시킨 광스위치 모듈 패키지에 관한 것이다. 종래에는 단일모드 광섬유간의 높은 공결합효율을 구현하기에는 많은 어려움이 있다.
따라서 본 발명은 광스위치 소자와 광섬유 어레이간에 있어서 수직 및 수평방향으로 동시에 미세 정렬이 가능하도록 특수하게 고안된 광섬유고정용 구조물(광섬유 하우징, 모듈 케이스)을 이용한 것으로 우선 모듈 케이스내에 임피던스 정합이 고려된 세라믹재질의 주기판위에 조립된 스위치 소자를 열전 냉각소자 위에 조립된 금속 블럭위에 고정하고 V-홈 기판위에 조립된 광섬유 어레이를 광섬유 하우징에 조립후 광섬유 하우징을 모듈 케이스의 구멍에 넣고 스위치 소자와 광섬유를 최적으로 정렬시킨 후 광섬유 하우징과 모듈 케이스를 에폭시 방법을 이용하여 고정시키는 것을 특징으로 한다.

公开(公告)号：KR1019990039218A

公开(公告)日：1999-06-05

申请号：KR1019970059227

申请日：1997-11-11

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  이진희 ,  윤형섭 ,  편광의 ,  박철순

IPC: H01L21/28

Abstract: 본 발명은 T형 게이트 전극을 얻기 위하여 전자빔에 대한 감도가 서로 다른 2층 레지스트 공정으로 게이트 전극을 형성할 때, 후방 산란으로 인하여 T형 게이트의 머리 부분이 손상되는 것을 방지하고, T형 게이트의 다리 부분을 미세한 선폭으로 조절할 수 있는 T형 게이트 전극 형성 방법을 제공하고자 하는 것으로, 이를 위해 본 발명은 2층의 레지스트를 노광시 게이트 머리 에지 부위에 더미 패턴을 노광 하여 게이트 머리의 전자빔 량을 보상할 수 있도록 한다.

公开(公告)号：KR100170183B1

公开(公告)日：1999-03-30

申请号：KR1019950051466

申请日：1995-12-18

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  윤형섭 ,  박병선 ,  박철순 ,  편광의

IPC: H01L21/28

Abstract: 본 발명은 전자빔 노광 에너지 조정방법에 의한 에어브릿지 금속의 형성방법에 관한 것으로서, 반절연성 반도체 기판의 표면에 활성층을 형성하고 상기 활성층의 표면의 소정 부분에 절연막을 형성한 후 상기 활성층의 노출된 표면에 오믹 금속층을 형성하는 공정과, 상기 절연막과 오믹 금속층의 상부에 PMMA(ploy methyl meta acrylate)의 제1감광막과 P(MMA-MAA)의 제2감광막을 순차적으로 도포하는 공정과, 상기 제1감광막은 접속공에 의해 오믹 금속층이 노출되고 제2감광막은 상기 접속공 사이의 제1감광막이 노출되게 상기 제1및 제2감광막을 노광 및 형상하는 공정과, 상기 접속공과 제1및 제2감광막의 상부에 바닥 금속을 증착하는 공정과, 상기 바닥 금속 상부에 상기 접속공 사이가 노출되게 상기 제3감광막을 형성하고 상기 제3감광막이 형성되지 않은 바닥 금속의 상부에 에어브릿지 금속을 증착하는 공정과, 상기 제1, 제2및 제3감광막과 상기 에어브릿지 금속이 형성되지 않은 부분의 바닥 금속을 리프트-오프 방법에 의해 제거하는 공정과, 상기 노출된 반도체 기판, 바닥 금속과 에어브릿지 금속의 표면에 보호막을 형성하는 공정을 구비한다.
따라서 전자빔 노광에너지 조절을 이용하여 접속공을 형성하기 위한 감광막 패턴과 배선금속용 감광막 패턴을 동시에 형성하므로 공정이 간단하고 오정렬을 방지할 수 있다.

公开(公告)号：KR1019980050970A

公开(公告)日：1998-09-15

申请号：KR1019960069818

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  박병선 ,  윤형섭 ,  박철순 ,  편광의

IPC: H01L21/335

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
다중게이트의 제조 방법
2. 발명이 해결하고자 하는 기술적 과제
좁은 간격의 다중 게이트 전극을 가지는 소자를 제어성 좋게 제조할 수 있도록 하기 위함.
3. 발명의 해결 방법의 요지
리소그라피 공정의 도입과 추가의 공정을 이용하여 다층 게이트의 공정을 간단하게 행할 수있다.
4. 발명의 중요한 용도
반도체 소자 제조

公开(公告)号：KR1019980050968A

公开(公告)日：1998-09-15

申请号：KR1019960069816

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  이진희 ,  윤형섭 ,  박철순 ,  편광의

IPC: H01L21/28

Abstract: 본 발명은 X-대역 이상 주파수에서의 저 잡음 수신기, 전력 증폭기, 및 밀리미터파 대역의 MMIC등의 고속 논리회로에 주로 웅용되고 있는 HEMT 등과 같은 고속반도체 소자의 T-형 게이트 전극을 형성하는 방법에 관한 것으로서, 이러한 소자에 있어서는 짧은 게이트 길이와 넓은 단면적의 패턴이 동시에 요구되고 있는데, 기존의 포토리소그래피 방법으로는 게이트-채널의 미세한 선폭을 형성하기에는 해상력이 부족하여 주로 전자빔 리소그래피 기술이 사용되어 왔다. 그러나 전자빔 이용방법은 높은 해상력에도 불구하고 많은 노광 시간이 요구되어 생산성 저하의 문제점이 있었다. 따라서, 본 발명에서는 기존의 공정과는 달리 단층의 레지스트 패턴위에 실리콘 산화막 혹은 실리콘 질화막을 증착 한 후, 이를 이용하여 게이트 다리부분에 대응하는 더미 패턴을 형성한 다음, 이 더미 패턴 자리에 게이트 전극의 다리 부분을 형성하므로써, 해상력 향상을 위한 공정이 필요 없고, 실리콘 질화막의 두께 조절에 의해 아주 작은 미세 선폭(수백 Å)의 게이트 전극을 형성하는 방법을 제공한다.

公开(公告)号：KR1019980043742A

公开(公告)日：1998-09-05

申请号：KR1019960061701

申请日：1996-12-04

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  오응기 ,  박철순 ,  편광의

IPC: H01L21/334

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 기술은 여러 단계의 전류흐름 상태를 갖도록 하기 위하여 여러 개의 소자로 구성되기 때문에 그 구성 및 공정이 복잡하고, 특성 또한 우수하지 못할 뿐만 아니라, 게이트 전압 변화에 대한 여유도가 작은 출력 특성을 나타내는 문제점이 있었음.
3. 발명의 해결방법의 요지
전계효과 트랜지스터의 드레인과 게이트 아래의 채널 사이의 도전층에 절연층을 삽입함으로써 드레인과 게이트 사이에서 채널층과 절연층 채널층이 반복되도록 구성하여 인가된 게이트 전압의 크기에 다라 절연층에 의해 게이트와 드레인 사이에 있는 구분된 채널이 선택되도록하여 여러 단계의 전류흐름 상태를 만들 수 있는 전계 효과 트랜지스터 제조 방법을 제공하고자 함.
4. 발명의 중요한 용도
게이트 전압에 따라 전류의 흐름을 선택할 수 있는 스위칭 회로에 이용됨.

公开(公告)号：KR100135024B1

公开(公告)日：1998-04-20

申请号：KR1019940029931

申请日：1994-11-15

Applicant: 한국전자통신연구원

Inventor： 이경호 ,  배윤규 ,  편광의 ,  김경수

IPC: H01L21/335

CPC classification number: H01L29/66878 ,  H01L21/28587

公开(公告)号：KR1019930007197B1

公开(公告)日：1993-07-31

申请号：KR1019900010772

申请日：1990-07-16

Applicant: 한국전자통신연구원

Inventor： 편광의 ,  박형무

IPC: H01L21/335

Abstract: The method minimizes an evaporation surface damage when a heat resisting gate is evapored, and increases an activation rate. The method comprises the steps: forming an ion diffusion layer (3) by diffusing impurities on the GaAs substrate (1); vaporizing the heat resisting gate metal (4) after removing photo-resistor (2); forming gates by under cutting the gate metal (4); forming and activating n+ ion diffusion layer (6); evaporizing SiO2 layer (8) after forming the source and drain resistive contact; and making pads with using an aluminum layer.

Abstract translation: 该方法可以使蒸发表面的损伤最小化，当发生耐热栅时，会增加活化率。 该方法包括以下步骤：通过在GaAs衬底（1）上扩散杂质形成离子扩散层（3）; 去除光电阻（2）后，使耐热栅极金属（4）蒸发; 通过切割栅极金属（4）形成栅极; 形成和活化n +离子扩散层（6）; 在形成源极和漏极电阻接触之后蒸发SiO 2层（8）; 并使用铝层制作衬垫。