-
公开(公告)号:DE602005027329D1
公开(公告)日:2011-05-19
申请号:DE602005027329
申请日:2005-02-23
Applicant: IBM
Inventor: FURUKAWA TOSHIHARU , HAKEY MARK CHARLES , HORAK DAVID VACLAV , KOBURGER CHARLES WILLIAM III , MASTERS MARK ELIOT , MITCHELL PETER , POLONSKY STANISLAV
IPC: H01L21/768 , H01L21/285 , H01L23/522
-
公开(公告)号:DE602005005302T2
公开(公告)日:2009-03-12
申请号:DE602005005302
申请日:2005-01-13
Applicant: IBM
Inventor: FURUKAWA TOSHIHARU , HAKEY MARK CHARLES , HOLMES STEVEN JOHN , HORAK DAVID VACLAV , MITCHELL PETER , NESBIT LARRY ALAN
Abstract: Vertical field effect transistors having a channel region defined by at least one semiconducting nanotube and methods for fabricating such vertical field effect transistors by chemical vapor deposition using a spacer-defined channel. Each nanotube is grown by chemical vapor deposition catalyzed by a catalyst pad positioned at the base of a high-aspect-ratio passage defined between a spacer and a gate electrode. Each nanotube grows in the passage with a vertical orientation constrained by the confining presence of the spacer. A gap may be provided in the base of the spacer remote from the mouth of the passage. Reactants flowing through the gap to the catalyst pad participate in nanotube growth.
-
公开(公告)号:DE602005005302D1
公开(公告)日:2008-04-24
申请号:DE602005005302
申请日:2005-01-13
Applicant: IBM
Inventor: FURUKAWA TOSHIHARU , HAKEY MARK CHARLES , HOLMES STEVEN JOHN , HORAK DAVID VACLAV , MITCHELL PETER , NESBIT LARRY ALAN
Abstract: Vertical field effect transistors having a channel region defined by at least one semiconducting nanotube and methods for fabricating such vertical field effect transistors by chemical vapor deposition using a spacer-defined channel. Each nanotube is grown by chemical vapor deposition catalyzed by a catalyst pad positioned at the base of a high-aspect-ratio passage defined between a spacer and a gate electrode. Each nanotube grows in the passage with a vertical orientation constrained by the confining presence of the spacer. A gap may be provided in the base of the spacer remote from the mouth of the passage. Reactants flowing through the gap to the catalyst pad participate in nanotube growth.
-
公开(公告)号:AU624467B2
公开(公告)日:1992-06-11
申请号:AU4778890
申请日:1990-01-08
Applicant: IBM
Inventor: DOBUZINSKY DAVID MARK , HAKEY MARK CHARLES , HOLMES STEVEN JOHN , HORAK DAVID VACLAV
IPC: C08G77/06 , C08G77/48 , C08G77/60 , C09D183/00 , C09D183/16 , C23C14/14 , C23C14/24 , G03F7/075 , G03F7/16 , H01L21/027 , H01L21/30 , H01L21/312 , C01B33/04 , C23C16/24
Abstract: Disclosed is a process for forming a film comprising a polysilane composition on a substrate. The film is formed by vapor deposition directly on a substrate, thus avoiding the cumbersome steps ordinarily encountered in preparing and applying polysilanes by conventional spin application techniques. The film is used in a lithographic process for forming an image on a substrate.
-
公开(公告)号:DE602005027316D1
公开(公告)日:2011-05-19
申请号:DE602005027316
申请日:2005-02-10
Applicant: IBM
Inventor: FURUKAWA TOSHIHARU , HAKEY MARK CHARLES , HOLMES STEVEN JOHN , HORAK DAVID VACLAV , KOBURGER CHARLES WILLIAM , MITCHELL PETER , NESBIT LARRY ALAN
IPC: H01L51/05 , G11C13/02 , H01L21/335 , H01L21/336 , H01L27/28 , H01L29/06 , H01L29/12 , H01L29/772 , H01L51/30 , H01L51/40
-
公开(公告)号:BR9000665A
公开(公告)日:1991-01-15
申请号:BR9000665
申请日:1990-02-14
Applicant: IBM
Inventor: DOBUZINSKY DAVID MARK , HAKEY MARK CHARLES , HOLMES STEVEN JOHN , HORAK DAVID VACLAV
IPC: C08G77/06 , C08G77/48 , C08G77/60 , C09D183/00 , C09D183/16 , C23C14/14 , C23C14/24 , G03F7/075 , G03F7/16 , H01L21/027 , H01L21/30 , H01L21/312 , B05D5/12 , C23C16/00 , G03C5/00
Abstract: Disclosed is a process for forming a film comprising a polysilane composition on a substrate. The film is formed by vapor deposition directly on a substrate, thus avoiding the cumbersome steps ordinarily encountered in preparing and applying polysilanes by conventional spin application techniques. The film is used in a lithographic process for forming an image on a substrate.
-
公开(公告)号:AU4778890A
公开(公告)日:1990-08-23
申请号:AU4778890
申请日:1990-01-08
Applicant: IBM
Inventor: DOBUZINSKY DAVID MARK , HAKEY MARK CHARLES , HOLMES STEVEN JOHN , HORAK DAVID VACLAV
IPC: C08G77/06 , C08G77/48 , C08G77/60 , C09D183/00 , C09D183/16 , C23C14/14 , C23C14/24 , G03F7/075 , G03F7/16 , H01L21/027 , H01L21/30 , H01L21/312 , C01B33/04 , C23C16/24
Abstract: Disclosed is a process for forming a film comprising a polysilane composition on a substrate. The film is formed by vapor deposition directly on a substrate, thus avoiding the cumbersome steps ordinarily encountered in preparing and applying polysilanes by conventional spin application techniques. The film is used in a lithographic process for forming an image on a substrate.
-
公开(公告)号:DE112011102943B4
公开(公告)日:2016-04-14
申请号:DE112011102943
申请日:2011-11-16
Applicant: IBM
Inventor: FAN SU CHEN , HORAK DAVID VACLAV , STANDAERT THEODORUS EDUARDUS
IPC: H01L21/768 , H01L21/283 , H01L21/336 , H01L23/522 , H01L29/417
Abstract: Verfahren zum Ausbilden eines Ersatzmetall-Gates (701), das aufweist: Ausbilden eines Dummy-Gates (102) auf einer Oberseite eines Substrats (101) und eines ersten Satzes von Abstandselementen (103) angrenzend an Seitenwände des Dummy-Gates; Verringern einer Höhe des ersten Satzes der Abstandselemente, um damit aus dem ersten Satz der Abstandselemente einen zweiten Satz von Abstandelementen mit einer verringerten Höhe (203) zu erstellen und einen oberen Abschnitt der Seitenwände des Dummy-Gates freizulegen; Abscheiden einer Ätzstoppschicht (301), die die Abstandselemente mit der verringerten Höhe und den freigelegten oberen Abschnitt der Seitenwände des Dummy-Gates bedeckt; Abscheiden einer ersten dielektrischen Zwischenebenen-Schicht (401), die die Abstandselemente mit der verringerten Höhe und zumindest einen Abschnitt des freigelegten oberen Abschnitts der Seitenwände des Dummy-Gates bedeckt; und Absenken einer oberen Fläche der ersten Zwischenebenen-Schicht durch Planarisierung auf eine Ebene (501) oberhalb der Abstandselemente mit der verringerten Höhe und innerhalb eines Bereichs des oberen Abschnitts der Seitenwände, wodurch die Ätzstoppschicht von einer oberen Fläche des Dummy-Gates entfernt und eine Öffnung in der Ätzstoppschicht erstellt wird, um das Dummy-Gate von einer Oberseite davon freizulegen; und Entfernen eines vorhandenen Gate-Materials des Dummy-Gates aus der Öffnung und Ersetzen durch ein neues Gate-Material, um ein Ersatzmetall-Gate (701) auszubilden.
-
公开(公告)号:DE112011102943T5
公开(公告)日:2013-07-04
申请号:DE112011102943
申请日:2011-11-16
Applicant: IBM
Inventor: FAN SU CHEN , HORAK DAVID VACLAV , STANDAERT THEODORUS EDUARDUS
IPC: H01L21/768 , H01L21/336
Abstract: Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zum Ausbilden eines randlosen Kontakts (1001) für einen Transistor in einem Ersatzmetall-Gate-Prozess bereit. Das Verfahren beinhaltet ein Ausbilden eines Gates (102) auf einer Oberseite eines Substrats und ein Ausbilden von Abstandselementen (103) angrenzend an Seitenwände des Gates; ein Verringern einer Höhe der Abstandselemente, um einen oberen Abschnitt der Seitenwände des Gates freizulegen; ein Abscheiden einer Ätzstoppschicht (301), die die Abstandselemente und den oberen Abschnitt der Seitenwände des Gates bedeckt; ein Erstellen einer Öffnung (601) auf einer Ebene oberhalb der Abstandselemente und in dem oberen Abschnitt der Seitenwände, um das Gate freizulegen; und ein Ersetzen des Materials des Gates aus der Öffnung durch ein neues Gate-Material (701), wodurch ein Ersatz-Gate ausgebildet wird. Durch das Verfahren wird des Weiteren eine Durchkontaktierungsöffnung (901) in einer dielektrischen Zwischenebenenschicht erstellt, die das Gate und die Abstandselemente umgibt, wobei die Durchkontaktierungsöffnung die Ätzstoppschicht freilegt; die Ätzstoppschicht wird entfernt und die Durchkontaktierungsöffnung mit einem Metallmaterial gefüllt, um einen randlosen Kontakt auszubilden.
-
公开(公告)号:MX172109B
公开(公告)日:1993-12-03
申请号:MX1946190
申请日:1990-02-12
Applicant: IBM
Inventor: HORAK DAVID VACLAV , DOBUZINSKY DAVID MARK , HAKEY MARK CHARLES , HOLMES STEVEN JOHN
IPC: C08G77/06 , C08G77/48 , C08G77/60 , C09D183/00 , C09D183/16 , C23C14/14 , C23C14/24 , G03F7/075 , G03F7/16 , H01L21/027 , H01L21/30 , H01L21/312 , B41M5/40 , C08G77/26
Abstract: Disclosed is a process for forming a film comprising a polysilane composition on a substrate. The film is formed by vapor deposition directly on a substrate, thus avoiding the cumbersome steps ordinarily encountered in preparing and applying polysilanes by conventional spin application techniques. The film is used in a lithographic process for forming an image on a substrate.
-
-
-
-
-
-
-
-
-