公开(公告)号：DE112011103350T9

公开(公告)日：2013-10-24

申请号：DE112011103350

申请日：2011-10-03

Applicant: IBM ,  JSR CORP

Inventor： CHARNS LESLIE ,  CUMMINGS JASON E ,  GUILLORN MICHAEL E ,  CHANG JOSEPHINE B ,  HUPKA LUKASZ J ,  KOLI DINESH ,  KONNO TOMOHISA ,  KRISHNAN MAHADEVAIYER ,  LOFARO MICHAEL F ,  NALASKOWSKI JAKUB W ,  NODA MASAHIRO ,  PENIGALAPATI DINESH K ,  YAMANAKA TATSUYA

IPC: H01L21/304 ,  H01L21/336 ,  H01L29/78

Abstract: Ein Verfahren zum Planarisieren weist das Planarisieren eines Halbleiter-Wafers in einem ersten chemisch-mechanischen Polierschritt auf, um Materialüberschuss zu entfernen und eine oberste Schicht so zu planarisieren, dass eine Dicke des Materials der obersten Schicht über darunterliegenden Schichten zurückbleibt. Das Material der obersten Schicht wird in einem zweiten chemisch-mechanischen Polierschritt planarisiert, um die oberste Schicht weiter zu entfernen und darunterliegende Schichten eines zweiten Materials und eines dritten Materials derart freizulegen, dass eine Selektivität des Materials der obersten Schicht zum zweiten Material und zum dritten Material zwischen ungefähr 1:1:1 und ungefähr 2:1:1 liegt, um eine ebene Topografie bereitzustellen.

公开(公告)号：DE112011103351T5

公开(公告)日：2013-07-18

申请号：DE112011103351

申请日：2011-10-03

Applicant: IBM ,  JSR CORP

Inventor： ANDO TAKASHI ,  CHARNS LESLIE ,  CUMMINGS JASON ,  HUPKA JUKASZ J ,  KOLI DINESH R ,  KONNO TOMOHISA ,  KRISHNAN MAHADEVAIYER ,  LOFARO MICHAEL F ,  NALASKOWSKI JAKUB W ,  NODA MASAHIRO ,  PENIGALAPATI DINESH K ,  YAMANAKA TATSUYA

IPC: H01L21/336 ,  H01L21/304 ,  H01L29/78

Abstract: Verfahren zum Polieren mehrerer dielektrischer Schichten für das Ausbilden von Strukturen mit metallischen Ersatz-Gates weisen einen ersten chemisch-mechanischen Polierschritt auf, um Materialüberschuss zu entfernen und eine oberste Schicht zu planarisieren, um eine planarisierte Dicke über einer Gate-Struktur zurückzulassen. Ein zweiter chemisch-mechanischer Polierschritt weist das Entfernen der Dicke auf, um eine darunterliegende, bedeckte Oberfläche eines Dielektrikums der Gate-Struktur mit einem Poliermittel freizulegen, das dafür konfiguriert ist die oberste Schicht und die darunterliegende, bedeckte Oberfläche im Wesentlichen gleichmäßig zu polieren, um eine ebene Topografie zu erreichen. Ein dritter chemisch-mechanischer Polierschritt wird eingesetzt, um das Dielektrikum von der Gate-Struktur zu entfernen und einen Gate-Leiter freizulegen.

公开(公告)号：DE102012215909A1

公开(公告)日：2013-03-21

申请号：DE102012215909

申请日：2012-09-07

Applicant: IBM

Inventor： LOFARO MICHAEL F ,  KRISHNAN MAHADEVAIYER ,  COBB MICHAEL A ,  MANZER DENNIS G

IPC: B24B37/04 ,  B24B37/10

Abstract: Eine Vorrichtung zum chemisch-mechanischen Planarisieren beinhaltet eine Spindelbaugruppenstruktur und mindestens eine Substrathalterung, die eine seitliche Linearbewegung zueinander ausführen, während Polierflächen einer Vielzahl zylindrischer Spindeln in der Spindelbaugruppenstruktur mindestens ein auf dem mindestens einen Substratträger befestigtes Substrat berühren und an diesem entlang rotieren. Die Richtung der seitlichen Linearbewegung liegt innerhalb der Ebene, welche die Vielzahl zylindrischer Spindeln berührt, und kann senkrecht zu den Rotationsachsen der Vielzahl zylindrischer Spindeln ausgerichtet sein.

公开(公告)号：DE112011103350T5

公开(公告)日：2013-07-18

申请号：DE112011103350

申请日：2011-10-03

Applicant: IBM ,  JSR CORP

Inventor： CHARNS LESLIE ,  CUMMINGS JASON E ,  GUILLORN MICHAEL E ,  CHANG JOSEPHINE B ,  HUPKA LUKASZ J ,  KOLI DINESH ,  KONNO TOMOHISA ,  KRISHNAN MAHADEVAIYER ,  LOFARO MICHAEL F ,  NALASKOWSKI JAKUB W ,  NODA MASAHIRO ,  PENIGALAPATI DINESH K ,  YAMANAKA TATSUYA

IPC: H01L21/304 ,  H01L21/336 ,  H01L29/78

Abstract: Ein Verfahren zum Planarisieren weist das Planarisieren eines Halbleiter-Wafers in einem ersten chemisch-mechanischen Polierschritt auf, um Materialüberschuss zu entfernen und eine oberste Schicht so zu planarisieren, dass eine Dicke des Materials der obersten Schicht über darunterliegenden Schichten zurückbleibt. Das Material der obersten Schicht wird in einem zweiten chemisch-mechanischen Polierschritt planarisiert, um die oberste Schicht weiter zu entfernen und darunterliegende Schichten eines zweiten Materials und eines dritten Materials derart freizulegen, dass eine Selektivität des Materials der obersten Schicht zum zweiten Material und zum dritten Material zwischen ungefähr 1:1:1 und ungefähr 2:1:1 liegt, um eine ebene Topografie bereitzustellen.

公开(公告)号：DE60311131T2

公开(公告)日：2007-10-18

申请号：DE60311131

申请日：2003-11-05

Applicant: QIMONDA AG ,  IBM

Inventor： COSTRINI GREG ,  HUMMEL P ,  KRISHNAN MAHADEVAIYER ,  LOW KIA-SENG

IPC: G11C11/16 ,  H01F10/26 ,  H01F10/32 ,  H01F41/30 ,  H01L27/22 ,  H01L43/12

Abstract: A method for manufacturing a magnetoresistive random access memory (MRAM) cell is disclosed, which alleviates the problem of Neel coupling caused by roughness in the interface between the tunnel junction layer and the magnetic layers. The method includes depositing first and second barrier layers on the conductor, wherein the first barrier layer has a polish rate different from that of the second barrier layer. The second barrier layer is then essentially removed by chemical mechanical polishing (CMP), leaving a very smooth and uniform first barrier layer. When the magnetic stack is then formed on the polished first barrier layer, interfacial roughness is not translated to the tunnel junction layer, and no corruption of magnetization is experienced.

公开(公告)号：DE69003728T2

公开(公告)日：1994-05-05

申请号：DE69003728

申请日：1990-03-20

Applicant: IBM

Inventor： JAGANNATHAN RANGARAJAN ,  KNARR RANDOLPH FREDERICK ,  KRISHNAN MAHADEVAIYER ,  WANDY GREGORY PETER

IPC: C23C18/40

公开(公告)号：DE68902551D1

公开(公告)日：1992-10-01

申请号：DE68902551

申请日：1989-02-03

Applicant: IBM

Inventor： JAGANNATHAN RANGARAJAN ,  KRISHNAN MAHADEVAIYER ,  WANDY GREGORY P

IPC: C23C18/40

公开(公告)号：GB2497253B

公开(公告)日：2014-03-19

申请号：GB201305907

申请日：2011-10-03

Applicant: IBM ,  JSR CORP

Inventor： ANDO TAKASHI ,  CHARNS LESLIE ,  CUMMINGS JASON E ,  HUPKA JUKASZ J ,  KOLI DINESH ,  KONNO TOMOHISA ,  KRISHNAN MAHADEVAIYER ,  LOFARO MICHAEL F ,  NALASKOWSKI JAKUB W ,  NODA MASAHIRO ,  PENIGALAPATI DINESH K ,  YAMANAKA TATSUYA

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/3105 ,  H01L21/311 ,  H01L29/66

公开(公告)号：DE69003728D1

公开(公告)日：1993-11-11

申请号：DE69003728

申请日：1990-03-20

Applicant: IBM

Inventor： JAGANNATHAN RANGARAJAN ,  KNARR RANDOLPH FREDERICK ,  KRISHNAN MAHADEVAIYER ,  WANDY GREGORY PETER

IPC: C23C18/40

公开(公告)号：DE112011103351B4

公开(公告)日：2014-03-13

申请号：DE112011103351

申请日：2011-10-03

Applicant: IBM ,  JSR CORP

Inventor： ANDO TAKASHI ,  CHARNS LESLIE ,  CUMMINGS JASON ,  HUPKA JUKASZ J ,  KOLI DINESH R ,  KONNO TOMOHISA ,  KRISHNAN MAHADEVAIYER ,  LOFARO MICHAEL F ,  NALASKOWSKI JAKUB W ,  NODA MASAHIRO ,  PENIGALAPATI DINESH K ,  YAMANAKA TATSUYA

IPC: H01L21/336 ,  B24B1/00 ,  H01L21/283 ,  H01L21/302 ,  H01L21/3105 ,  H01L21/768 ,  H01L29/78

Abstract: Verfahren zum Polieren für ein Ausbilden von Strukturen mit metallischen Ersatz-Gates, aufweisend: einen ersten chemisch-mechanischen Polierschritt, um Materialüberschuss zu entfernen und eine oberste Schicht zu planarisieren, um eine planarisierte Dicke über einer Gate-Struktur zurückzulassen; einen zweiten chemisch-mechanischen Polierschritt, aufweisend ein Entfernen der planarisierten Dicke durch gleichmäßiges Polieren und dadurch Entfernen der obersten Schicht und Freilegen einer darunterliegenden bedeckten Oberfläche eines Dielektrikums der Gate-Struktur mit einem Poliermittel, sodass eine ebene Topografie erreicht wird; und ein dritter chemisch-mechanischer Polierschritt, um das Dielektrikum von der Gate-Struktur zu entfernen und einen Gate-Leiter freizulegen.