公开(公告)号：DE102014114294A1

公开(公告)日：2015-04-02

申请号：DE102014114294

申请日：2014-10-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHRENS CARSTEN ,  FISCHER THOMAS ,  FUERGUT EDWARD ,  SCHMENN ANDRE ,  SOJKA DAMIAN

IPC: H01L23/482 ,  H01L21/50 ,  H01L21/60 ,  H01L23/31

Abstract: Eine Anordnung (100) wird bereitgestellt. Die Anordnung (100) kann aufweisen: einen Nacktchip (102), der zumindest ein elektronisches Bauteil (104) und einen ersten Anschluss (106) auf einer ersten Seite (108) des Nacktchips (102) und einen zweiten Anschluss (110) auf einer zweiten Seite (112) des Nacktchips (102) entgegengesetzt zu der ersten Seite (108) aufweist, wobei die erste Seite (108) die Hauptbearbeitungsseite des Nacktchips (102) ist und der Nacktchip (102) ferner zumindest einen dritten Anschluss (114) auf der zweiten Seite (112) aufweist; eine erste elektrisch leitende Struktur (116), die Stromfluss vom dritten Anschluss (114) auf der zweiten Seite (112) des Nacktchips (102) zur ersten Seite (108) durch den Nacktchip (102) bereitstellt; eine zweite elektrisch leitende Struktur (118) auf der ersten Seite (108) des Nacktchips (102), die den zweiten Anschluss (110) seitlich mit der ersten elektrisch leitenden Struktur (116) koppelt; und ein Verkapselungsmaterial (120), das zumindest über der ersten Seite (108) des Nacktchips (102) angeordnet ist, um den ersten Anschluss (106) und die zweite elektrisch leitende Struktur (118) zu bedecken.

公开(公告)号：DE102008049062A1

公开(公告)日：2009-06-10

申请号：DE102008049062

申请日：2008-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AMIRANTE ETTORE ,  FISCHER THOMAS ,  HUBER PETER ,  OSTERMAYR MARTIN

IPC: G11C11/413 ,  G11C11/419

Abstract: Implementations are presented herein that relate to a memory cell, a memory device, a device and a method of accessing a memory cell.

公开(公告)号：GB2379555A

公开(公告)日：2003-03-12

申请号：GB0228420

申请日：2002-04-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHEDEL THORSTEN ,  SCHUMACHER KARL ,  FISCHER THOMAS ,  HOMMEN HEIKO ,  OTTO RALF ,  SCHMIDT SEBASTIAN

IPC: G03F7/20 ,  H01L21/66

Abstract: While the first forward processed semiconductor wafer (11) of a batch in a process device (1) is measured for values for structural parameters (30), a second or other semiconductor wafers (12) of the batch is/are processed in said process device (1). A result signal (100) indicates a successfully conducted inspection of the first wafer for example, whereupon the subsequent wafers (12) do not need to be examined. The process parameters (31) of the process device (1) are automatically adjusted according to the measuring results. Events such as maintenance or parameter drift in trend cards etc. are detected in control units (8 or 9) and lead to event-related selection of the structural parameters (30') and/or initiation of a forward wafer (11) by outputting an event signal (102) e.g. in an event data bank (40).A warning signal (101) is issued by a control unit (8) in response to detected threshold value infringements (21) for at least one process parameter (31) and is also fed into the event data base (40).

公开(公告)号：DE10120701A1

公开(公告)日：2002-10-31

申请号：DE10120701

申请日：2001-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS ,  SCHEDEL THORSTEN ,  SCHUMACHER KARL ,  HOMMEN HEIKO ,  OTTO RALF ,  SCHMIDT SEBASTIAN

IPC: G03F7/20 ,  H01L21/66

Abstract: While a first leading semiconductor wafer (11) already processed in a process appliance (1) and belonging to a batch is being measured in a microscope measuring instrument (2) in relation to values for the structure parameters 30, a second or further semiconductor wafer (12) belonging to the batch is processed in the process appliance (1). An event signal (100) reports, for example, an inspection carried out successfully of the first wafer, so that the following wafers (12) no longer need to be inspected. Using the measured results, the process parameters (31) of the process appliance (1) are automatically readjusted. Events such as maintenance work or parameter drifts in trend maps etc. are detected in control units (8 or 9) and, via the output of an event signal (102), for example in an event database (40), lead to the event-based selection of structure parameters (30') to be measured and/or to the initiation of a leading wafer (11). Limiting-value violations (21) of at least one process parameter (31), detected by a control unit (8), are responded to by a warning signal (101) and likewise fed into the event database (40).

公开(公告)号：DE102017116153A1

公开(公告)日：2019-01-24

申请号：DE102017116153

申请日：2017-07-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS ,  LEICHTL SVEN ,  NIEDERHOFER ANDREAS

IPC: B65D73/02 ,  B65B9/04 ,  B65B15/04 ,  B65D75/34 ,  B65D75/36 ,  B65D85/86 ,  H05K13/02

Abstract: Komponententräger (100) für eine Gurt-und-Spule-Vorrichtung (150), wobei der Komponententräger (100) einen Trägergurt (102), der eine Mehrzahl von Kompartments (104) und eine Mehrzahl von Stegen (112) aufweist, von denen jeder zwei benachbarte der Kompartments (104) verbindet und von denen zumindest ein Teil eine Diskontinuität (106) hat, die sich in einer Längsrichtung (130) des Trägergurts (102) zwischen zwei diskontinuitätsfreien Abschnitten (132, 134) des jeweiligen Stegs (112) erstreckt, eine Mehrzahl von elektronischen Komponenten (108), von denen jede in einem jeweiligen der Kompartments (104) angeordnet ist, und eine Deckfolie (110) aufweist, die den Trägergurt (102) und die elektronischen Komponenten (108) abdeckt und die sich in zumindest einen Teil der Diskontinuitäten (106) hinein erstreckend deformiert ist.

公开(公告)号：DE102016101452B4

公开(公告)日：2018-10-11

申请号：DE102016101452

申请日：2016-01-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS

IPC: G01N21/95 ,  H01L21/66 ,  H01L21/67

Abstract: Einrichtung (200) zum Inspizieren einer Mehrzahl von elektronischen Chips (102), die aus einem Wafer (100) vereinzelt sind, wobei die Einrichtung (200) umfasst:• eine Quelle für elektromagnetische Strahlung (202), die zum Beleuchten von mindestens einem Anteil einer ersten Hauptoberfläche (204) des vereinzelten Wafers (100) mit elektromagnetischer Strahlung angeordnet und gestaltet ist;• eine Erfassungseinheit (206), die zum Erfassen von elektromagnetischer Strahlung von einer Seite gestaltet ist, die zu einer zweiten Hauptoberfläche (208) des vereinzelten Wafers (100) weist und der ersten Hauptoberfläche (204) gegenüberliegt;• eine Ausdehnungseinheit (400), die zum räumlichen Ausdehnen eines flexiblen Trägers (402) gestaltet ist, der die elektronischen Chips (102) trägt, um dadurch einen Abstand (d) zwischen benachbarten elektronischen Chips (102) während des Inspizierens zu vergrößern.

公开(公告)号：DE102017100053A1

公开(公告)日：2018-07-05

申请号：DE102017100053

申请日：2017-01-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS

IPC: H01L21/683 ,  H01L21/301

Abstract: Eine Vorrichtung (100), die Folgendes aufweist: eine Expansionseinheit (102), die konfiguriert ist zum Expandieren einer Folie (104), und eine Montageeinheit (106), die konfiguriert ist zum anschließenden Montieren der expandierten Folie (104) auf einem Rahmen (108) und eines Werkstücks (110), insbesondere eines Wafers, auf der expandierten Folie (104).

公开(公告)号：DE102016101452A1

公开(公告)日：2017-07-27

申请号：DE102016101452

申请日：2016-01-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS

IPC: G01N21/95 ,  H01L21/66 ,  H01L21/67

Abstract: Eine Einrichtung (200) zum Inspizieren einer aus einem Wafer (100) vereinzelten Mehrzahl von elektronischen Chips (102), wobei die Einrichtung (200) eine Quelle für elektromagnetische Strahlung (202), die zum Beleuchten von mindestens einem Anteil einer ersten Hauptoberfläche (204) des vereinzelten Wafers (100) mit elektromagnetischer Strahlung angeordnet und gestaltet ist, und eine Erfassungseinheit (206) umfasst, die zum Erfassen von elektromagnetischer Strahlung von einer Seite gestaltet ist, die zu einer zweiten Hauptoberfläche (208) des vereinzelten Wafers (100) weist und der ersten Hauptseite (204) gegenüberliegt.

公开(公告)号：DE102011055091B4

公开(公告)日：2017-05-18

申请号：DE102011055091

申请日：2011-11-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS ,  OPOLKA HEINZ

IPC: H01L21/78 ,  H01L23/544

Abstract: Verfahren zur Herstellung eines Chips (310, 311, 316), welches umfasst: Ausbilden eines Grabens (351) in einem Substrat (350) in einer Ritzlinie (320) eines Wafers (300), die dem Chip (310, 311, 316) auf dem Wafer (300, 350) benachbart ist; Ausbilden einer Materialstruktur (330) in der Ritzlinie (320) über dem Graben (351); Ausbilden einer Teststruktur (340) in der Ritzlinie (320); selektives Entfernen der Materialstruktur (330) und der Teststruktur (340) in der Ritzlinie (320); und Vereinzeln des Wafers (300, 350).

公开(公告)号：DE102011053259B4

公开(公告)日：2016-05-12

申请号：DE102011053259

申请日：2011-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS ,  FÖRSTER JÜRGEN ,  ROBL WERNER ,  STÜCKJÜRGEN ANDREAS

IPC: H01L21/768 ,  H01L21/283

Abstract: Verfahren zum Herstellen einer Halbleiterstruktur, das Folgendes umfasst: Bereitstellen eines Werkstücks (210); Ausbilden einer Barrierenschicht (220) über dem Werkstück (210), wobei die Barrierenschicht (220) eine Titan-Wolframlegierung umfasst; Ausbilden einer Trennschicht (230) über der Barrierenschicht (220), wobei der Trennschicht (230) oder einer oberen Oberfläche der Trennschicht (230) im Wesentlichen Wolfram fehlt; Ausbilden einer leitenden Schicht (240) über der Trennschicht (230), wobei die leitende Schicht (240) Kupfer, insbesondere Kupfermetall und/oder eine Kupferlegierung umfasst und wobei eine untere Oberfläche der leitenden Schicht (240) Kupfer enthält; Ausbilden einer Fotolack-Maske über der leitenden Schicht (240) vor dem Nassätzen der leitenden Schicht (240); und Nassätzen der leitenden Schicht (240), wobei die untere Oberfläche der leitenden Schicht (240) während des Nassätzens in direktem Kontakt mit der oberen Oberfläche der Trennschicht (230) steht; wobei das Nassätzen unter Verwendung eines Ätzmittels durchgeführt wird, wobei das Ätzmittel Phosphorsäure enthält; und wobei das Nassätzen im Wesentlichen keine Unterätzung in der leitenden Schicht (240) ausbildet.