公开(公告)号：DE102011053259B4

公开(公告)日：2016-05-12

申请号：DE102011053259

申请日：2011-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS ,  FÖRSTER JÜRGEN ,  ROBL WERNER ,  STÜCKJÜRGEN ANDREAS

IPC: H01L21/768 ,  H01L21/283

Abstract: Verfahren zum Herstellen einer Halbleiterstruktur, das Folgendes umfasst: Bereitstellen eines Werkstücks (210); Ausbilden einer Barrierenschicht (220) über dem Werkstück (210), wobei die Barrierenschicht (220) eine Titan-Wolframlegierung umfasst; Ausbilden einer Trennschicht (230) über der Barrierenschicht (220), wobei der Trennschicht (230) oder einer oberen Oberfläche der Trennschicht (230) im Wesentlichen Wolfram fehlt; Ausbilden einer leitenden Schicht (240) über der Trennschicht (230), wobei die leitende Schicht (240) Kupfer, insbesondere Kupfermetall und/oder eine Kupferlegierung umfasst und wobei eine untere Oberfläche der leitenden Schicht (240) Kupfer enthält; Ausbilden einer Fotolack-Maske über der leitenden Schicht (240) vor dem Nassätzen der leitenden Schicht (240); und Nassätzen der leitenden Schicht (240), wobei die untere Oberfläche der leitenden Schicht (240) während des Nassätzens in direktem Kontakt mit der oberen Oberfläche der Trennschicht (230) steht; wobei das Nassätzen unter Verwendung eines Ätzmittels durchgeführt wird, wobei das Ätzmittel Phosphorsäure enthält; und wobei das Nassätzen im Wesentlichen keine Unterätzung in der leitenden Schicht (240) ausbildet.

公开(公告)号：DE102013108075B4

公开(公告)日：2021-01-28

申请号：DE102013108075

申请日：2013-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUER MICHAEL ,  GEITNER OTTMAR ,  HARTNER WALTER ,  STÜCKJÜRGEN ANDREAS ,  WACHTER ULRICH ,  WOJNOWSKI MACIEJ

IPC: H01L23/498 ,  H01L21/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/28 ,  H01L25/16

Abstract: Chip-Gehäuse (210), aufweisend:einen Chip (102), der zumindest ein auf einer Chip-Vorderseite (106) gebildetes Kontaktpad (104) aufweist,wobei der Chip (102) eine Chip-Rückseiten-Metallisierungsschicht (238) auf einer Chip-Rückseite (122) aufweist;ein Vergussmaterial (108), das den Chip (102) zumindest teilweise umgibt und das zumindest eine Kontaktpad (104) bedeckt; undzumindest eine durch das Vergussmaterial (108) hindurch gebildete elektrische Verbindung (112),wobei die zumindest eine elektrische Verbindung (112) eingerichtet ist, das zumindest eine Kontaktpad (104) von einer ersten Seite (114) des Chip-Gehäuses (210) an der Chip-Vorderseite (106) zu zumindest einer, über einer zweiten Seite (118) des Chip-Gehäuses (210) gebildeten ersten Lötstruktur (116) elektrisch umzuleiten, wobei die zweite Seite des Chip-Gehäuses (210) an der Chip-Rückseite gebildet ist;ferner aufweisend zumindest zwei weitere Lötstrukturen (244) über der Chip-Rückseite (122) auf der zweiten Seite (118) des Chip-Gehäuses (210), wobei die Chip-Rückseiten-Metallisierungsschicht (238) die zumindest zwei weiteren Lötstrukturen (244) elektrisch miteinander verbindet.

公开(公告)号：DE102014117594A1

公开(公告)日：2016-06-02

申请号：DE102014117594

申请日：2014-12-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STÜCKJÜRGEN ANDREAS ,  PORWOL DANIEL ,  LEUSCHNER RAINER

IPC: H01L23/31 ,  H01L23/485

Abstract: Ein Halbleiter-Package kann einen Halbleiterchip, der eine erste Hauptfläche und Seitenflächen umfasst, eine Verkapselung, die zumindest die Seitenflächen des Halbleiterchips abdeckt, und eine elektrische Umverdrahtungsstruktur umfassen, die über der ersten Hauptfläche des Halbleiterchips angeordnet ist, wobei eine erste Hauptfläche des Halbleiter-Package eine Fläche der elektrischen Umverdrahtungsstruktur und eine Fläche der Verkapselung umfasst.