公开(公告)号：DE102012111520A1

公开(公告)日：2013-05-29

申请号：DE102012111520

申请日：2012-11-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MENGEL MANFRED ,  WOWRA THOMAS

IPC: H01L23/485 ,  H01L21/60

Abstract: Ein Chipgehäuse (268) aufweisend einen Chipträger, welcher derart eingerichtet sein kann, einen Chip (202) zu tragen, den Chip (202), angeordnet über einer Chipträgerseite (252), wobei die Chipträgerseite (252) eingerichtet ist, eine elektrische Verbindung mit einer Chiprückseite (206) aufzuweisen; ein Isoliermaterial (224) beinhaltend: einen ersten Isolierbereich (224a), gebildet über einer ersten Chipseitenfläche (226); einen zweiten Isolierbereich (224b), gebildet über einer zweiten Chipseitenfläche (228), wobei die erste Chipseitenfläche (226) und die zweite Chipseitenfläche (228) jeweils an entgegengesetzte Kanten der Chiprückseite (206) angrenzen; und einen dritten Isolierbereich (224c), gebildet über mindestens einem Teil einer Chipvorderseite (204), wobei die Chipvorderseite (204) mindestens einen elektrischen Kontakt (214, 216), gebildet innerhalb der Chipvorderseite (204), aufweist; wobei mindestens ein Teil des ersten Isolierbereichs (224a) über der Chipträgerseite (252) angeordnet ist und wobei der erste Isolierbereich (224a) eingerichtet ist, sich in eine Richtung senkrecht zur ersten Chipseitenfläche (226) weiter als der Chipträger (246) zu erstrecken.

公开(公告)号：DE102012110188A1

公开(公告)日：2013-05-02

申请号：DE102012110188

申请日：2012-10-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  KAHLMANN FRANK

IPC: H01L23/482 ,  H01L21/60

Abstract: Eine elektronische Vorrichtung einer Ausführungsform umfasst einen Halbleiterchip mit einer ersten Hauptfläche, einer zweiten Hauptfläche und Seitenflächen, die jeweils die erste Hauptfläche mit der zweiten Hauptfläche verbinden. Eine Metallschicht ist über der zweiten Hauptfläche und den Seitenflächen angeordnet, wobei die Metallschicht eine poröse Struktur umfasst.

公开(公告)号：DE102011053856A1

公开(公告)日：2012-03-29

申请号：DE102011053856

申请日：2011-09-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EICHINGER OLIVER ,  HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MENGEL MANFRED

IPC: H01L23/12 ,  H01L23/34

Abstract: Es werden ein Verfahren und ein System zum Minimieren der Trägerbelastung einer Halbleitervorrichtung bereitgestellt. In einer Ausführungsform wird eine Halbleitervorrichtung bereitgestellt, die einen Träger (103), der ein mit einem metallischen Werkstoff (402, 604) beschichtetes Gitternetz (200, 602) aufweist, und einen Halbleiterchip (102), der über dem Träger (103) angeordnet ist, aufweist.

公开(公告)号：DE102011113781A1

公开(公告)日：2012-03-22

申请号：DE102011113781

申请日：2011-09-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MENGEL MANFRED ,  MAHLER JOACHIM ,  HOSSEINI KHALIL

IPC: H01L23/488 ,  H01L21/58

Abstract: Eine Vorrichtung enthält ein Halbleiter-Material mit einer ersten Oberfläche. Ein erstes Material ist auf der ersten Oberfläche aufgetragen und ein Fasermaterial ist in dem ersten Material eingebettet.

公开(公告)号：DE102006023998B4

公开(公告)日：2009-02-19

申请号：DE102006023998

申请日：2006-05-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM

IPC: H01L23/488 ,  H01L21/60

公开(公告)号：DE102004047306B4

公开(公告)日：2008-02-07

申请号：DE102004047306

申请日：2004-09-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  HOSSEINI KHALIL

IPC: H01L23/49 ,  H01L25/04

Abstract: The component has multiple power assemblies (2, 3) and control assembly (4), which control the assemblies (2, 3). The assemblies (2, 3, 4) are contacted by bonding wires (21 1-21 10, 23, 24) of different thickness. Upper surfaces of the bonding wires (23, 24) serve as contact surface for the bonding wires (21 1, 21 3), respectively. The bonding wires serving as the contact surface are thicker than the contacted bonding wires.

公开(公告)号：DE102006015447A1

公开(公告)日：2007-10-11

申请号：DE102006015447

申请日：2006-03-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  KOENIGSBERGER ALEXANDER

IPC: H01L23/48 ,  H01L21/66

Abstract: A power semiconductor component includes at least one power semiconductor chip and surface-mountable external contacts. The power semiconductor chip includes large-area contact areas on its top side and its rear side, which cover essentially the entire top side and rear side, respectively. The top side also includes, alongside the large-area contact area, a small-area contact area; the areal extent of the small-area contact is at least ten times smaller than the areal extent of the large-area contact areas. The small-area contact area is connected to an individual external contact of the power semiconductor component via a bonding wire connection. The large-area contact area of the top side is connected to external contacts via a bonding tape.

公开(公告)号：DE102005027356A1

公开(公告)日：2006-12-28

申请号：DE102005027356

申请日：2005-06-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  KOENIGSBERGER ALEXANDER ,  OTREMBA RALF ,  MAHLER JOACHIM ,  SCHLOEGEL XAVER ,  SCHIESS KLAUS

IPC: H01L25/07 ,  H01L21/50

Abstract: A power semiconductor component stack, using lead technology with surface-mountable external contacts, includes at least two MOSFET power semiconductor components each having a top side and an underside. The underside includes: a drain external contact area, a source external contact area and a gate external contact area. The top side includes at least one source external contact area and a gate external contact area. The gate external contact areas on the top side and the underside are electrically connected to one another. The power semiconductor component stack is a series circuit or a parallel circuit of MOSFET power semiconductor components arranged one above another in a plastic housing composition.

公开(公告)号：DE102014109981B4

公开(公告)日：2020-12-10

申请号：DE102014109981

申请日：2014-07-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER-BERG GEORG ,  MAHLER JOACHIM ,  HOSSEINI KHALIL

IPC: H01L25/16 ,  H01F5/00 ,  H01L21/822 ,  H01L23/50

Abstract: Chip-Package, umfassend:einen elektrisch leitenden Chipträger;mindestens einen Halbleiterchip, der am elektrisch leitenden Chipträger befestigt ist;eine Isolierlaminatstruktur, die den elektrisch leitenden Chipträger und den mindestens einen Halbleiterchip einbettet;eine erste Spule, die eine erste strukturierte elektrisch leitende Schicht umfasst, wobei sich die erste strukturierte elektrisch leitende Schicht in einer ersten Ebene über eine Oberfläche der Laminatstruktur erstreckt;eine zweite strukturierte elektrisch leitende Schicht, die eine zweite Spule bildet, wobei sich die zweite strukturierte elektrisch leitende Schicht in einer zweiten Ebene erstreckt und wobei die zweite Spule mit der ersten Spule elektrisch gekoppelt ist; undwobei sich der elektrisch leitende Chipträger zwischen der ersten Ebene und der zweiten Ebene erstreckt.

公开(公告)号：DE102013103920B4

公开(公告)日：2020-12-10

申请号：DE102013103920

申请日：2013-04-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  HOSSEINI KHALIL ,  FUERGUT EDWARD ,  MENGEL MANFRED

IPC: H01L21/58 ,  H01L21/60 ,  H01L23/48 ,  H01L25/16

Abstract: Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst:Bereitstellen eines Trägers;Anbringen eines ersten Halbleiterelements auf dem Träger;Abscheiden eines B-Zustand härtbaren Polymers auf dem Träger;Vorhärten des Polymers; undAnbringen eines zweiten Halbleiterelements auf dem Polymer;wobei das Abscheiden ein Aufschleudern, ein Tauchbeschichten, eine Drucktechnik, oder ein Dispensieren umfasst; undwobei das Abscheiden des Polymers oder das Vorhärten des Polymers umfasst, dass das Polymer eine Seitenoberfläche des ersten Halbleiterelements kontaktiert.