公开(公告)号：JP2008199022A

公开(公告)日：2008-08-28

申请号：JP2008029522

申请日：2008-02-08

Applicant: Infineon Technologies Ag ,  インフィネオン テクノロジーズ アクチエンゲゼルシャフト

Inventor： STOLZE THILO ,  SCHIESS KLAUS ,  KANSCHAT PETER

IPC: H01L25/07 ,  H01L25/18

CPC classification number: H01L25/072 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a power semiconductor module capable of operating at a high reverse voltage. SOLUTION: The power semiconductor module mounted to a cooling element comprises at least a substrate 2 mounted with components 5, 6 and 7, and a module housing. The module housing at least partially surrounds at least the substrate 2. The module housing comprises a first face opposing the cooling element, and a second face having at least an opening and a surface apart from the power semiconductor module. Each of at least one opening has a boundary sealed by internal contacts 16, 17 and 18, and is electrically connected to at least components 5, 6 and 7. Internal contacts project from the module housing so as to extend without going over the second face of the module housing. COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供能够以高反向电压工作的功率半导体模块。 安装到冷却元件的功率半导体模块至少包括安装有部件5,6和7的基板2和模块壳体。 所述模块外壳至少部分地至少包围所述基板2.所述模块壳体包括与所述冷却元件相对的第一面和至少具有与所述功率半导体模块分开的开口和表面的第二面。 至少一个开口中的每一个具有由内部接触件16,17和18密封的边界，并且至少部件5,6和7电连接。内部接触件从模块壳体伸出，以便不会越过第二面 的模块外壳。 版权所有（C）2008，JPO＆INPIT

公开(公告)号：DE102015100862B4

公开(公告)日：2022-01-27

申请号：DE102015100862

申请日：2015-01-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOEGLAUER JOSEF ,  SCHREDL JÜRGEN ,  SCHLOEGEL XAVER ,  OTREMBA RALF ,  LEE TECK SIM ,  SCHIESS KLAUS

IPC: H01L23/488 ,  H01L21/50 ,  H01L21/60 ,  H01L23/31

Abstract: Elektronisches Durchsteck-Bauelement (100), das Folgendes umfasst:einen Halbleiterchip (10), der eine erste Elektrode (10A) auf einer ersten Oberfläche des Halbleiterchips (10) umfasst;eine Einkapselungsmasse (50), die den Halbleiterchip (10) einkapselt;ein erstes Substratelement (20; 20A); undein Kontaktelement (40), das ausgestaltet ist, um die erste Elektrode (10A) mit dem ersten Substratelement (20; 20A) zu verbinden;wobei die Einkapselungsmasse (50) ausgestaltet ist, um das Kontaktelement (40) mindestens teilweise freizulegen, wobei das Kontaktelement (40) ferner derart ausgestaltet ist, dass eine Wärmesenke (60) mittels einer Schraube (70) an dem Kontaktelement (40) befestigt werden kann, die sich über der ersten Oberfläche des Halbleiterchips (10) befindet.

公开(公告)号：DE102015115999B4

公开(公告)日：2021-05-27

申请号：DE102015115999

申请日：2015-09-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SCHIESS KLAUS ,  MAIER DOMINIC ,  CHONG CHOOI MEI

IPC: H01L23/485 ,  H01L21/60

Abstract: Elektronische Komponente (90, 120, 210, 240), umfassend:eine dielektrische Schicht (104, 129, 212);ein in die dielektrische Schicht (104, 129, 212) eingebettetes vertikales Leistungstransistorbauelement (91, 121, 211, 241), wobei das vertikale Leistungstransistorbauelement (91, 121, 211, 241) eine erste Oberfläche (94, 124, 218, 245), welche ein erstes Stromelektrodenpad (92, 122, 216, 243) und ein Steuerelektrodenpad (93, 123, 217, 244) umfasst, und eine zweite Oberfläche (96, 126, 220, 247), welche ein zweites Stromelektrodenpad (95, 125, 219, 246) umfasst, umfasst;ein elektrisch leitendes Substrat (97, 128, 223, 249); undeine Umverteilungsschicht (106, 133, 213, 267), umfassend eine erste Oberfläche, eine zweite Oberfläche, die mindestens einen Außenkontakt bereitstellt und ein erstes elektrisch leitendes Bauteilelement,wobei das zweite Stromelektrodenpad (95, 125, 219, 246) auf dem elektrisch leitenden Substrat (97, 128, 223, 249) elektrisch leitend montiert ist und das erste elektrisch leitende Bauteilelement einen Stapel (100, 137, 224, 261) mit mindestens zwei übereinander angeordnete Stiftbolzen umfasst und sich zwischen dem elektrisch leitenden Substrat (97, 128, 223, 249) und der ersten Oberfläche der Umverteilungsschicht erstreckt, wobei eine Vielzahl von Stiftbolzen (98, 131, 221) Seite an Seite auf dem ersten Stromelektrodenpad (92, 122, 216, 243) angeordnet sind und ein einzelner Stiftbolzen (99, 131, 221) auf dem Steuerelektrodenpad (93, 123, 217, 244) angeordnet ist, wobei die Höhe des Stapels (100, 137, 224, 261) von Stiftbolzen die gleiche ist wie die Summe der Höhe des vertikales Leistungstransistorbauelement (91, 121, 211, 241) und des Stiftbolzens (99, 131, 221), der auf dem Steuerelektrodenpad (93, 123, 217, 244) angeordnet ist.

公开(公告)号：DE102019119118A1

公开(公告)日：2021-01-21

申请号：DE102019119118

申请日：2019-07-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  LEE TECK SIM ,  ZULKIFLI MOHD HASRUL ,  WANG LEE SHUANG ,  SCHIESS KLAUS ,  SCHLOEGEL XAVER

IPC: H01L23/28 ,  H01L21/50 ,  H01L23/40

Abstract: Ein Halbleitergehäuse weist einen Chipträger, einen an dem Chipträger angebrachten Halbleiterchip, einen den Halbleiterchip einkapselnden Verkapselungskörper und ein Montageloch auf, das zur Aufnahme einer Schraube zur Schraubmontage eines Kühlkörpers an einer ersten Seite des Halbleitergehäuses konfiguriert ist, wobei eine zweite, der ersten Seite gegenüberliegende Seite des Halbleitergehäuses zur Oberflächenmontage auf einer Anwendungsplatine konfiguriert ist.

公开(公告)号：DE102009013818B4

公开(公告)日：2019-05-09

申请号：DE102009013818

申请日：2009-03-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  EWE HENRIK ,  SCHIESS KLAUS ,  MENGEL MANFRED

IPC: H01L23/492 ,  H01L21/60 ,  H01L23/538

Abstract: Verfahren, umfassend:Bereitstellen eines Trägers (10) mit einer ersten leitenden Schicht (11), einer ersten isolierenden Schicht (12) über der ersten leitenden Schicht (11) und mindestens einer Durchgangsverbindung (13) von einer ersten Seite (14) der ersten isolierenden Schicht (12) zu einer zweiten Seite (15) der ersten isolierenden Schicht (12), wobei externe Kontaktstellen (24) aus der ersten leitenden Schicht (11) ausgebildet sind;Anbringen von mindestens zwei Leistungs-Halbleiterchips (16; 17) an dem Träger (10);Aufbringen einer zweiten isolierenden Schicht (18) über dem Träger (10);Öffnen der zweiten isolierenden Schicht (18), bis der Träger (10) freigelegt ist;Abscheiden einer Metallschicht (20) über der geöffneten zweiten isolierenden Schicht (18); undTrennen der mindestens zwei Leistungs-Halbleiterchips (16; 17) nach dem Abscheiden der Metallschicht (20),wobei jeder der mindestens zwei Leistungs-Halbleiterchips (16; 17) eine erste Elektrode (26) auf einer dem Träger (10) zugewandten ersten Oberfläche (27) und eine zweite Elektrode (28) auf einer der ersten Oberfläche (27) gegenüberliegenden zweiten Oberfläche (29) aufweist, unddie erste Elektrode (26) über die mindestens eine Durchgangsverbindung (13) mit einer der externen Kontaktstellen (24) elektrisch leitend verbunden ist und die zweite Elektrode (28) über die Metallschicht (20) mit einer weiteren der externen Kontaktstellen (24) elektrisch leitend verbunden ist.

公开(公告)号：DE102016119078A1

公开(公告)日：2018-04-12

申请号：DE102016119078

申请日：2016-10-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRUCCHI FABIO ,  OTREMBA RALF ,  SCHIESS KLAUS

IPC: H01L23/495 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Träger (200, 700, 800) für ein Halbleiterbauelement Folgendes aufweisen: zumindest einen Aufnahmebereich (102) zum Aufnehmen des Halbleiterbauelements; mehrere Anschlussstege (102a, 102b, 102c, 112a, 112b, 112c), welche sich ausgehend von einer Seite des Aufnahmebereichs (102) von diesem weg erstrecken, und von denen: zumindest ein erster Anschlusssteg und ein zweiter Anschlusssteg einander benachbart und in einer Ebene (201) angeordnet sind; und ein zusätzlicher erster Anschlusssteg und der erste Anschlusssteg einander benachbart sind und in eine Richtung (105), welche quer zu der Ebene (201) ist, einander zumindest teilweise überlappen.

公开(公告)号：DE102014108641A1

公开(公告)日：2015-01-08

申请号：DE102014108641

申请日：2014-06-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  OTREMBA RALF ,  SCHIESS KLAUS

IPC: H01L25/16 ,  H05K1/18

Abstract: Verschiedene Ausführungsformen können eine Schaltungsanordnung (100) bereitstellen. Die Schaltungsanordnung (100) kann einen Träger (102) mit mindestens einer elektrisch leitfähigen Leitung enthalten; eine Mehrzahl diskreter eingekapselter integrierter Schaltungen (110, 120), die auf dem Träger (102) angeordnet sind; wobei eine erste integrierte Schaltung (110) der Mehrzahl integrierter Schaltungen (110, 120) in elektrischem Kontakt mit einer zweiten integrierten Schaltung (120) der Mehrzahl integrierter Schaltungen (110, 120) ist, um einen ersten Strompfad (106), der den Träger (102) umgeht, zu bilden; und wobei die erste integrierte Schaltung (110) der Mehrzahl integrierter Schaltungen (110, 120) in elektrischem Kontakt mit der zweiten integrierten Schaltung (120) der Mehrzahl integrierter Schaltungen (110, 120) ist, um einen zweiten Strompfad (104) über die mindestens eine elektrisch leitfähige Leitung zu bilden.

公开(公告)号：DE102009021083B4

公开(公告)日：2014-08-28

申请号：DE102009021083

申请日：2009-05-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  SCHIESS KLAUS ,  MAHLER JOACHIM

IPC: H01L23/495 ,  H01L21/58 ,  H01L23/14 ,  H01L23/36

Abstract: Chipträger (110), umfassend: eine erste (121), zweite (122) und dritte Schicht (123), wobei sich die zweite Schicht (122) zwischen der ersten (121) und dritten Schicht (123) befindet; und wobei die erste (121) und dritte Schicht (123) aus einem ersten Material gebildet sind, wobei das erste Material Kupfer ist; die zweite Schicht (122) aus einem zweiten Material gebildet ist, wobei das zweite Material Alloy 42 ist; die zweite Schicht (122) mehrere sich durch sie hindurch erstreckende Löcher (130) aufweist, die einen Durchmesser im Bereich von etwa 0,2 mm bis zu etwa 0,8 mm aufweisen; die zweite Schicht (122) eine Dicke von etwa 0,05 mm aufweist; die erste Schicht (121) und die dritte Schicht (123) jeweils eine Dicke von etwa 0,15 mm aufweisen; die Löcher (130) mit dem ersten Material gefüllt sind; und der Wärmeausdehnungskoeffizient des zweiten Materials kleiner als der des ersten Materials ist.

公开(公告)号：DE102008062498A1

公开(公告)日：2009-07-23

申请号：DE102008062498

申请日：2008-12-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  HAEBERLEN OLIVER ,  SCHIESS KLAUS

IPC: H01L21/60 ,  H01L21/48 ,  H01L23/48

Abstract: An electronic device and method is disclosed. In one embodiment, a method includes providing an electrically insulating substrate. A first electrically conductive layer is applied over the electrically insulating substrate. A first semiconductor chip is placed over the first electrically conductive layer. The first semiconductor chip comprises a first electrode on a first main surface and a second electrode on a second main surface. An electrically insulating layer is applied over the first electrically conductive layer. A second electrically conductive layer is applied over the electrically insulating layer. A through connection is provided in the electrically insulating layer to couple the first electrically conductive layer to the second electrically conductive layer.

公开(公告)号：DE102008035911A1

公开(公告)日：2009-04-16

申请号：DE102008035911

申请日：2008-07-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LANDAU STEFAN ,  KOENIGSBERGER ALEXANDER ,  MAHLER JOACHIM ,  SCHIESS KLAUS

IPC: H01L25/065 ,  H01L21/78 ,  H01L25/07 ,  H01L25/16

Abstract: A method includes providing an integral array of first carriers, arranging first semiconductor chips on the first carriers, and arranging an integral array of second carriers over the semiconductor chips.