公开(公告)号：DE102015115332A1

公开(公告)日：2016-03-17

申请号：DE102015115332

申请日：2015-09-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SOLOMKO VALENTYN ,  ILKOV NIKOLAY ,  KEHRER DANIEL

IPC: H01P5/18

Abstract: Gemäß einer Ausführungsform umfasst eine Schaltung (100) einen ersten Richtkoppler (102), der einen ersten Eingangsport, einen ersten Übertragungsport, einen ersten isolierten Port und einen ersten gekoppelten Port umfasst, wobei der erste Richtkoppler (102) auf einem ersten Substrat angeordnet ist. Die Schaltung (130) umfasst zudem einen ersten Richtungsauswahlschalter (104), der einen ersten Schaltereingangsport, der mit dem ersten isolierten Port gekoppelt ist, einen zweiten Schaltereingangsport, der mit dem ersten gekoppelten Port gekoppelt ist, und einen ersten Schalterausgangsport aufweist, wobei der erste Richtungsauswahlschalter (104) zusammen mit dem ersten Richtkoppler (102) auf dem ersten Substrat angeordnet ist.

公开(公告)号：DE102015105705A1

公开(公告)日：2015-10-15

申请号：DE102015105705

申请日：2015-04-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KEHRER DANIEL

IPC: H04B1/40

Abstract: Gemäß einer Ausführungsform weist ein Schaltungsgehäuse ein programmierbares Schaltbauteil, das eine Mehrzahl von Eingangsklemmen hat, die auf dem programmierbaren Schaltbauteil angeordnet sind, eine Mehrzahl von Ausgangsklemmen, die auf dem programmierbaren Schaltbauteil angeordnet und konfiguriert sind, um mit einer Mehrzahl von Verstärkern gekoppelt zu werden, und eine Mehrzahl von Schaltern auf. Jeder Schalter der Mehrzahl von Schaltern ist zwischen einer Eingangsklemme der Mehrzahl von Eingangsklemmen und einer Ausgangsklemme der Mehrzahl von Ausgangsklemmen gekoppelt. Jeder Schalter der Mehrzahl von Schaltern weist einen Hochfrequenz(HF)-Schalter auf und ist konfiguriert, um im geschlossenen Zustand ein HF-Signal weiterzugeben. Jede Eingangsklemme der Mehrzahl von Eingangsklemmen ist mit zwei Schaltern der Mehrzahl von Schaltern gekoppelt.

公开(公告)号：DE102015103717A1

公开(公告)日：2015-09-17

申请号：DE102015103717

申请日：2015-03-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KEHRER DANIEL

IPC: G06F13/40 ,  H04B1/38

Abstract: Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Chipsatz für eine mobile Einrichtung einen Slaveeinrichtungs-Chip und einen Schnittstellenschaltungschip, der eine Slave-Busschnittstelle zum Steuern des Slaveeinrichtungs-Chips durch einen analogen Bus umfasst. Die Slave-Busschnittstelle ist über einen digitalen Bus der mobilen Einrichtung an eine Master-Busschnittstelle gekoppelt. Die Slave-Busschnittstelle ist konfiguriert, durch die Master-Busschnittstelle angesteuert zu werden.

公开(公告)号：DE102015113706B4

公开(公告)日：2021-07-22

申请号：DE102015113706

申请日：2015-08-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAKALSKI WINFRIED ,  ILKOV NIKOLAY ,  KEHRER DANIEL ,  OLIVEIRA PAULO

IPC: H03F3/189

Abstract: Schaltung (100, 150, 300, 320, 340, 370, 504), umfassend:einen ersten Signalweg, der zwischen einen Eingangsport (RFIN) und einen Ausgangsport (RFOUT) gekoppelt ist, wobei der erste Signalweg umfasst:einen Verstärker (120) mit niedrigem Rauschen mit einem Eingangsknoten, der mit dem Eingangsport (RFIN) gekoppelt ist,einen ersten Schalter (122) mit einem ersten Lastweganschluss, der mit dem Eingangsknoten des Verstärkers (120) mit niedrigem Rauschen gekoppelt ist, und einem zweiten Lastweganschluss, der mit einem ersten Referenzknoten gekoppelt ist; undeinen zweiten Signalweg, der zwischen den Eingangsport (RFIN) und den Ausgangsport (RFOUT) parallel zu dem ersten Signalweg gekoppelt ist, wobei der zweite Signalweg umfasst:einen zweiten Schalter (110), der zwischen den Eingangsport (RFIN) und einen ersten Zwischenknoten gekoppelt ist,einen dritten Schalter (112), der zwischen den ersten Zwischenknoten und den Ausgangsport (RFOUT) gekoppelt ist, undeinen vierten Schalter (114), der zwischen den ersten Zwischenknoten und den ersten Referenzknoten gekoppelt ist.

公开(公告)号：DE102015113706A1

公开(公告)日：2016-02-25

申请号：DE102015113706

申请日：2015-08-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAKALSKI WINFRIED ,  ILKOV NIKOLAY ,  KEHRER DANIEL ,  OLIVEIRA PAULO

IPC: H03F3/189

Abstract: Gemäß einer Ausführungsform umfasst eine Schaltung einen ersten Signalweg, der zwischen einem Eingangsport und einem Ausgangsport gekoppelt ist, und einen zweiten, der zwischen dem Eingangsport und dem Ausgangsport parallel mit dem ersten Signalweg gekoppelt ist. Der erste Signalweg umfasst einen Verstärker mit niedrigem Rauschen (LNA) mit einem Eingangsknoten, der mit dem Eingangsport gekoppelt ist, und der zweite Signalweg umfasst einen Schalter, der zwischen dem Eingangsport und dem Ausgangsport gekoppelt ist.

公开(公告)号：DE102012223188A1

公开(公告)日：2013-06-20

申请号：DE102012223188

申请日：2012-12-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JUNG KAI ,  KEHRER DANIEL

IPC: H04B1/18 ,  H03H7/12 ,  H03H7/13

Abstract: Gemäß einer Ausführungsform enthält eine Hochfrequenz(HF)-Vorstufe für ein Funkgerät, eingerichtet zum Empfangen eines HF-Signals mit einer ersten Frequenz einen Antennenanschluss, eingerichtet zur Ankopplung an eine Antenne, und ein Kerbfilter mit einem an den Antennenanschluss angekoppelten Eingang. Das Kerbfilter ist zum Unterdrücken einer oder mehrerer Frequenzen eingerichtet, so dass die erste Frequenz eine Oberwelle oder ein Intermodulationsverzerrungsprodukt der einen oder der mehreren Frequenzen ist. Auch enthält die HF-Vorstufe ein piezoelektrisches Filter mit einem an einen Ausgang des Kerbfilters angekoppelten Eingang und einem zur Ankopplung an einen HF-Verstärker eingerichteten Ausgang. Das piezoelektrische Filter weist ein Passband auf, das die erste Frequenz umfasst.

公开(公告)号：DE102005021571A1

公开(公告)日：2006-11-16

申请号：DE102005021571

申请日：2005-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KEHRER DANIEL ,  WOHLMUTH HANS-DIETER

IPC: H03K17/693 ,  H03K3/356

Abstract: The arrangement has a monolithically integrated transformer (310) arranged and interconnected in such a manner that the transformer galvanically decouples a data signal-circuit and a clock signal-circuit and provides a clock signal of the clock signal-circuit as control signal for the data signal-circuit. The transformer has secondary-sided end connections (308, 311) that are directly coupled with the data circuit.

公开(公告)号：DE10239835A1

公开(公告)日：2004-03-18

申请号：DE10239835

申请日：2002-08-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KEHRER DANIEL

IPC: H03K17/693 ,  H03K5/135

Abstract: An integrated circuit with an integrated multiplexer comprises a clock unit (101), whereby many second cycles (CLK2I,Q) are produced from one cycle having a predetermined phase position, and a multiplexer step (103) with a pulse generator (102) between them, giving many third cycles (Takt1-4) of given phase position to control multiplexing.

公开(公告)号：DE102015104621B4

公开(公告)日：2021-10-14

申请号：DE102015104621

申请日：2015-03-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KEHRER DANIEL ,  LEITNER THOMAS ,  OLIVEIRA PAULO

IPC: H04B1/18 ,  H03H11/28

Abstract: Bank rauscharmer Verstärker (LNA, 200, 201), welche Folgendes aufweist:einen ersten LNA, der Folgendes aufweist:einen ersten Transistor (1) mit einem Steueranschluss, der mit einem ersten Eingang (210a; 230a) der LNA-Bank (200; 201) gekoppelt ist, undein erstes Ausgangsnetz, das mit einem Leitungspfad des ersten Transistors (1) und einem Ausgang der LNA-Bank gekoppelt ist, wobei das erste Ausgangsnetz so ausgelegt ist, dass es einen ersten Ausgangsimpedanztyp in einem ersten Frequenzband und einen zweiten Ausgangsimpedanztyp außerhalb des ersten Frequenzbands aufweist, undeinen zweiten LNA, der Folgendes aufweist:einen zweiten Transistor (2) mit einem Steueranschluss, der mit einem zweiten Eingang (210b; 230b) der LNA-Bank (200; 201) gekoppelt ist, undein zweites Ausgangsnetz, das mit einem Leitungspfad des zweiten Transistors (2) und dem Ausgang der LNA-Bank (200; 201) gekoppelt ist, wobei das zweite Ausgangsnetz so ausgelegt ist, dass es den ersten Ausgangsimpedanztyp in einem zweiten Frequenzband und den zweiten Ausgangsimpedanztyp außerhalb des zweiten Frequenzbands aufweist.

公开(公告)号：DE102015112700A1

公开(公告)日：2016-02-04

申请号：DE102015112700

申请日：2015-08-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  KEHRER DANIEL ,  KILGER THOMAS ,  MAIER DOMINIC ,  WACHTER ULRICH

IPC: H01L21/60 ,  H01L21/50 ,  H01L21/56 ,  H01L23/48 ,  H01L23/522

Abstract: Es wird ein Verfahren (500) zum Bilden einer Gehäuseanordnung bereitgestellt, wobei das Verfahren (500) Folgendes umfasst: das Anordnen zumindest eines Chips auf einem Träger (5002); das zumindest teilweise Verkapseln des zumindest einen Chips mit Verkapselungsmaterial, wobei das Verkapselungsmaterial so geformt wird, dass zumindest ein Teil des Trägers nicht durch das Verkapselungsmaterial bedeckt ist (5004); das Bilden einer elektrisch leitfähigen Struktur über dem Verkapselungsmaterial und auf jenem Abschnitt des Trägers, der nicht durch das Verkapselungsmaterial bedeckt ist (5006); das Entfernen des Trägers (5008); und anschließend das Bilden einer Umverteilungsstruktur über dem Chip und der elektrisch leitfähigen Struktur, wobei die Umverteilungsstruktur die elektrisch leitfähige Struktur und den Chip elektrisch koppelt (5010).