公开(公告)号：DE102014117127A1

公开(公告)日：2015-05-28

申请号：DE102014117127

申请日：2014-11-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  WAGNER EVA ,  BEER GOTTFRIED

IPC: H01L21/50 ,  B23K26/352 ,  B23K26/40 ,  H01L21/268 ,  H01L21/78 ,  H01L23/28 ,  H01L23/544

Abstract: Ein Verfahren zur Herstellung eines Halbleiterbauelement-Packages umfasst die wenigstens teilweise Verkapselung einer Mehrzahl von Halbleiterchips mit Verkapselungsmaterial, um einen Verkapselungskörper auszubilden. Der Verkapselungskörper weist eine erste Hauptoberfläche und eine zweite Hauptoberfläche auf. Wenigstens eine von einer Metallschicht und einer organischen Schicht wird/werden über der ersten Hauptoberfläche des Verkapselungskörpers geformt. Wenigstens eine Spur von der wenigstens einen von der Metallschicht und der organischen Schicht wird mittels Laserablation entfernt. Der Verkapselungskörper wird dann entlang der wenigstens einen Spur in eine Mehrzahl von Halbleiterbauelement-Packages geteilt.

公开(公告)号：DE102014114004A1

公开(公告)日：2015-04-02

申请号：DE102014114004

申请日：2014-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  MAIER DOMINIC ,  KILGER THOMAS

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/28 ,  H01L23/48 ,  H01L23/50

Abstract: Integrierte Schaltungen werden gekapselt, indem mehrere Halbleiter-Dies auf einem Stützsubstrat platziert werden, wobei jeder einzelne der Halbleiter-Dies mehrere Anschlüsse auf einer dem Stützsubstrat zugewandten Seite besitzt, und die Halbleiter-Dies mit einer Formmasse bedeckt werden, um eine geformte Struktur auszubilden. Das Stützsubstrat wird dann von der geformten Struktur entfernt, um die Seite der Halbleiter-Dies mit den Anschlüssen zu exponieren, und eine Metallumverdrahtungsschicht wird auf der geformten Struktur und in direktem Kontakt mit den Anschlüssen der Halbleiter-Dies und der Formmasse ausgebildet. Die Umverdrahtungsschicht wird ausgebildet, ohne zuerst eine Dielektrikumsschicht auf einer Seite der geformten Struktur mit den Anschlüssen der Halbleiter-Dies auszubilden. Ein entsprechendes geformtes Substrat und individuelle geformte Halbleiter-Packages werden ebenfalls offenbart.

公开(公告)号：DE102015116053B4

公开(公告)日：2021-09-23

申请号：DE102015116053

申请日：2015-09-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KILGER THOMAS ,  WACHTER ULRICH

IPC: H01L23/50 ,  H01L21/60

Abstract: Gehäuseanordnung (100), aufweisend:ein erstes Verkapselungsmaterial (102);wenigstens eine elektronische Schaltung (104), die wenigstens teilweise in das erste Verkapselungsmaterial (102) eingebettet ist, wobei die wenigstens eine elektronische Schaltung (104) eine erste Kontaktpadstruktur (104c) an einer ersten Seite (104a) der wenigstens einen elektronischen Schaltung (104) aufweist;wenigstens ein elektromechanisches Bauelement (106), das über der ersten Seite der wenigstens einen elektronischen Schaltung (104) angeordnet ist, wobei das wenigstens eine elektromechanische Bauelement (106) eine zweite Kontaktpadstruktur (106c) aufweist, die zu der wenigstens einen elektronischen Schaltung (104) hin zeigt;einen Umverteilungsschicht-Aufbau (108) zwischen dem wenigstens einen elektromechanischen Bauelement (106) und der wenigstens einen elektronischen Schaltung (104), wobei der Umverteilungsschicht-Aufbau (108) die erste Kontaktpadstruktur (104c) elektrisch mit der zweiten Kontaktpadstruktur (106c) verbindet, wobei ein Spalt (109) zwischen dem wenigstens einen elektromechanischen Bauelement (106) und dem Umverteilungsschicht-Aufbau (108) vorgesehen ist,wobei der Umverteilungsschicht-Aufbau (108) eine erste Umverteilungsschicht (108a) aufweist, die die erste Kontaktpadstruktur (104c) kontaktiert, und auf der ersten Umverteilungsschicht (108a) eine zweite Umverteilungsschicht (108b), die die zweite Kontaktpadstruktur (106c) kontaktiert;ein zweites Verkapselungsmaterial (110), das wenigstens teilweise das wenigstens eine elektromechanische Bauelement (106) bedeckt, wobei der Spalt (109) frei von dem zweiten Verkapselungsmaterial (110) ist.

公开(公告)号：DE102013108075B4

公开(公告)日：2021-01-28

申请号：DE102013108075

申请日：2013-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUER MICHAEL ,  GEITNER OTTMAR ,  HARTNER WALTER ,  STÜCKJÜRGEN ANDREAS ,  WACHTER ULRICH ,  WOJNOWSKI MACIEJ

IPC: H01L23/498 ,  H01L21/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/28 ,  H01L25/16

Abstract: Chip-Gehäuse (210), aufweisend:einen Chip (102), der zumindest ein auf einer Chip-Vorderseite (106) gebildetes Kontaktpad (104) aufweist,wobei der Chip (102) eine Chip-Rückseiten-Metallisierungsschicht (238) auf einer Chip-Rückseite (122) aufweist;ein Vergussmaterial (108), das den Chip (102) zumindest teilweise umgibt und das zumindest eine Kontaktpad (104) bedeckt; undzumindest eine durch das Vergussmaterial (108) hindurch gebildete elektrische Verbindung (112),wobei die zumindest eine elektrische Verbindung (112) eingerichtet ist, das zumindest eine Kontaktpad (104) von einer ersten Seite (114) des Chip-Gehäuses (210) an der Chip-Vorderseite (106) zu zumindest einer, über einer zweiten Seite (118) des Chip-Gehäuses (210) gebildeten ersten Lötstruktur (116) elektrisch umzuleiten, wobei die zweite Seite des Chip-Gehäuses (210) an der Chip-Rückseite gebildet ist;ferner aufweisend zumindest zwei weitere Lötstrukturen (244) über der Chip-Rückseite (122) auf der zweiten Seite (118) des Chip-Gehäuses (210), wobei die Chip-Rückseiten-Metallisierungsschicht (238) die zumindest zwei weiteren Lötstrukturen (244) elektrisch miteinander verbindet.

公开(公告)号：DE102014106485A1

公开(公告)日：2014-11-13

申请号：DE102014106485

申请日：2014-05-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  KEHRER DANIEL ,  MAIER DOMINIC ,  WACHTER ULRICH

IPC: H01L23/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28

Abstract: In verschiedenen Ausführungsformen kann eine Gehäuseanordnung vorgesehen sein. Die Gehäuseanordnung kann wenigstens einen Chip (202) aufweisen. Die Gehäuseanordnung kann weiterhin Einkapselungsmaterial (204) aufweisen, das den Chip (202) wenigstens teilweise einkapselt. Die Gehäuseanordnung kann auch eine Umverdrahtungsstruktur (206) über einer ersten Seite (208a) des Chips (202) aufweisen. Die Gehäuseanordnung kann weiterhin eine Metallstruktur (210) über einer zweiten Seite (208b) des Chips (202) aufweisen. Die zweite Seite (208b) kann der ersten Seite (208a) gegenüberliegen. Die Gehäuseanordnung kann zusätzlich eine Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur (212) mit elektrischer Kopplung zur Umverdrahtungsstruktur (206) und Metallstruktur (210) zur Bildung eines Strompfads zwischen der Umverdrahtungsstruktur (206) und der Metallstruktur (210) aufweisen.

公开(公告)号：DE102015116053A1

公开(公告)日：2016-03-31

申请号：DE102015116053

申请日：2015-09-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KILGER THOMAS ,  WACHTER ULRICH

IPC: H01L23/50 ,  H01L21/60

Abstract: Gemäß verschiedenen Ausführungsformen kann eine Gehäuseanordnung (100) aufweisen: ein erstes Verkapselungsmaterial (102); wenigstens eine elektronische Schaltung (104), die wenigstens teilweise in das erste Verkapselungsmaterial (102) eingebettet ist, wobei die wenigstens eine elektronische Schaltung (104) eine erste Kontaktpadstruktur (104c) an einer ersten Seite der wenigstens einen elektronischen Schaltung (104) aufweist; wenigstens ein elektromechanisches Bauelement (106), das über der ersten Seite der wenigstens einen elektronischen Schaltung (104) angeordnet ist, wobei das wenigstens eine elektromechanische Bauelement (106) eine zweite Kontaktpadstruktur (106c) aufweist, die zu der ersten Seite der wenigstens einen elektronischen Schaltung (104) hin zeigt; ein Umverteilungsschicht-Aufbau (108) zwischen dem wenigstens einen elektromechanischen Bauelement (106) und der wenigstens einen elektronischen Schaltung (104), wobei der Umverteilungsschicht-Aufbau (108) die erste Kontaktpadstruktur (104c) elektrisch mit der zweiten Kontaktpadstruktur (106c) verbindet, wobei ferner ein Spalt (109) zwischen dem wenigstens einen elektromechanischen Bauelement (106) und dem Umverteilungsschicht-Aufbau (108) vorgesehen ist; ein zweites Verkapselungsmaterial (110), das wenigstens teilweise das wenigstens eine elektromechanisches Bauelement (106) bedeckt, wobei der Spalt (109) frei von dem zweiten Verkapselungsmaterial (110) ist.

公开(公告)号：DE102014111420A1

公开(公告)日：2015-02-12

申请号：DE102014111420

申请日：2014-08-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  HUBER VERONIKA ,  KILGER THOMAS ,  OTREMBA RALF ,  STADLER BERND ,  MAIER DOMINIC ,  SCHIESS KLAUS ,  SCHLOEGL ANDREAS ,  WAHL UWE

IPC: H01L21/50 ,  H01L21/283 ,  H01L21/768 ,  H01L23/28 ,  H01L23/36 ,  H01L23/485 ,  H01L33/48

Abstract: Ein Halbleitergehäuse wird durch Bereitstellen eines Halbleiter-Nacktchips mit einem Anschluss an einer ersten Seite des Nacktchips, einem Bereitstellen eines Materials, das mit dem Nacktchip an einer gegenüberliegenden zweiten Seite des Nacktchips verbunden ist und einem solchen Einbetten des Nacktchips in eine Formmasse hergestellt, so dass der Nacktchip an allen Seiten, mit Ausnahme der ersten Seite, von der Formmasse bedeckt ist. Die Formmasse wird an einer Seite der Formmasse, benachbart zu der zweiten Seite des Nacktchips, gedünnt, um das Material an der zweiten Seite des Nacktchips freizulegen, ohne dabei die zweite Seite des Nacktchips freizulegen. Eine elektrische Verbindung wird mit dem Anschluss an der ersten Seite des Nacktchips ausgebildet. Im Fall eines Transistor-Nacktchips kann der Anschluss ein Source-Anschluss sein, und der Transistor-Nacktchip kann mit der Source nach unten an einem Metallblock wie einem Diepaddle eines Leiterrahmens angebracht sein.

公开(公告)号：DE102013108075A1

公开(公告)日：2014-02-06

申请号：DE102013108075

申请日：2013-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUER MICHAEL ,  GEITNER OTTMAR ,  HARTNER WALTER ,  STUECKJUERGEN ANDREAS ,  WACHTER ULRICH ,  WOJNOWSKI MACIEJ

IPC: H01L23/498 ,  H01L21/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/28 ,  H01L25/16

Abstract: Es wird ein Chip-Gehäuse (110) bereitgestellt, das Folgendes aufweist: einen Chip (102) mit zumindest einem Kontaktpad (104), das auf einer Chip-Vorderseite (106) gebildet ist; ein Vergussmaterial (108), das den Chip (102) zumindest teilweise umgibt und das zumindest eine Kontaktpad (104) bedeckt; und zumindest eine, durch das Vergussmaterial (108) gebildete elektrische Verbindung (112), wobei die zumindest eine elektrische Verbindung (112) eingerichtet ist, das zumindest eine Kontaktpad (104) von einer ersten Seite (114) des Chip-Gehäuses (110) auf der Chip-Vorderseite (106) zu zumindest einer, über einer zweiten Seite (118) des Chip-Gehäuses (110) auf einer Chip-Rückseite gebildeten Lötstruktur (116) elektrisch umzuleiten.

公开(公告)号：DE102014111420B4

公开(公告)日：2022-03-17

申请号：DE102014111420

申请日：2014-08-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  HUBER VERONIKA ,  KILGER THOMAS ,  OTREMBA RALF ,  STADLER BERND ,  MAIER DOMINIC ,  SCHIESS KLAUS ,  SCHLOEGL ANDREAS ,  WAHL UWE

IPC: H01L21/50 ,  H01L21/283 ,  H01L21/768 ,  H01L23/28 ,  H01L23/36 ,  H01L23/485 ,  H01L33/48

Abstract: Verfahren zur Herstellung eines Halbleitergehäuses, wobei das Verfahren umfasst:Bereitstellen eines Halbleiter-Nacktchips mit einem Anschluss an einer ersten Seite des Nacktchips;Plattieren einer Kupferschicht an einer der ersten Seite gegenüberliegenden zweiten Seite des Nacktchips, wobei das Plattieren auf Wafer-Ebene erfolgt;Einbetten des Nacktchips in eine Formmasse, so dass der Nacktchip an allen Seiten, mit Ausnahme der ersten Seite, von der Formmasse bedeckt ist;Dünnen der Formmasse an einer zu der zweiten Seite des Nacktchips benachbarten Seite der Formmasse, um die Kupferschicht an der zweiten Seite des Nacktchips freizulegen, ohne dabei die zweite Seite des Nacktchips freizulegen; undAusbilden einer elektrischen Verbindung mit dem Anschluss an der ersten Seite des Nacktchips.

公开(公告)号：DE102014109571B4

公开(公告)日：2019-06-06

申请号：DE102014109571

申请日：2014-07-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  KILGER THOMAS ,  MAIER DOMINIC

IPC: H01L21/52 ,  B81C1/00 ,  H01L21/60 ,  H01L25/16 ,  H01L31/00 ,  H01L33/00 ,  H04R1/04

Abstract: Verfahren zum Packaging integrierter Schaltungen, wobei das Verfahren umfasst:Bereitstellen eines geformten Substrats mit einer ersten Vielzahl funktionsfähiger Halbleiter-Dies und einer Vielzahl von Platzhaltern, die voneinander seitlich beabstandet und von einer Formmasse bedeckt sind;Dünnen der Formmasse, um mindestens einige der Platzhalter freizulegen;Entfernen der freigelegten Platzhalter, um Hohlräume in dem geformten Substrat auszubilden;Einsetzen einer zweiten Vielzahl funktionsfähiger Halbleiter-Dies in die in dem geformten Substrat ausgebildeten Hohlräume; undAusbilden elektrischer Verbindungen zu der ersten Vielzahl und der zweiten Vielzahl funktionsfähiger Halbleiter-Dies auf einer nicht von der Formmasse bedeckten Seite der Dies.