公开(公告)号：DE102017221082B4

公开(公告)日：2020-03-05

申请号：DE102017221082

申请日：2017-11-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHIANG CHAU FATT ,  GEISSLER CHRISTIAN ,  GOLLER BERND ,  KILGER THOMAS ,  LODERMEYER JOHANNES ,  MAIER DOMINIC ,  MUEHLBAUER FRANZ XAVER ,  NG CHEE YANG ,  SEE BENG KEH ,  STEIERT MATTHIAS ,  WAECHTER CLAUS

IPC: B81B1/00 ,  B81B7/02 ,  B81C1/00

Abstract: Halbleitergehäuse, das Folgendes umfasst:einen Halbleiter-Die (1202), der eine Sensorstruktur (1204) aufweist, die an einer ersten Seite des Halbleiter-Dies (1202) angeordnet ist;einen ersten Port, der sich von der ersten Seite zu einer zweiten Seite des Halbleiter-Dies (1202) gegenüber der ersten Seite durch den Halbleiter-Die (1202) erstreckt, um eine Verbindung zur Außenumgebung bereitzustellen;einen Interposer (1206), der an der ersten Seite des Halbleiter-Dies (1202) angebracht ist und die Sensorstruktur (1204) abdeckt;eine Gussmasse (1208), die den Interposer (1206) und die erste Seite des Halbleiter-Dies (1202) einkapselt; undeine Umverteilungsschicht (1210) auf der Gussmasse (1208) und dem Interposer (1206), wobei der Interposer (1206) elektrische Verbindungen zwischen dem Halbleiter-Die (1202) und der Umverteilungsschicht (1210) bereitstellt.

公开(公告)号：DE102014114004A1

公开(公告)日：2015-04-02

申请号：DE102014114004

申请日：2014-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  MAIER DOMINIC ,  KILGER THOMAS

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/28 ,  H01L23/48 ,  H01L23/50

Abstract: Integrierte Schaltungen werden gekapselt, indem mehrere Halbleiter-Dies auf einem Stützsubstrat platziert werden, wobei jeder einzelne der Halbleiter-Dies mehrere Anschlüsse auf einer dem Stützsubstrat zugewandten Seite besitzt, und die Halbleiter-Dies mit einer Formmasse bedeckt werden, um eine geformte Struktur auszubilden. Das Stützsubstrat wird dann von der geformten Struktur entfernt, um die Seite der Halbleiter-Dies mit den Anschlüssen zu exponieren, und eine Metallumverdrahtungsschicht wird auf der geformten Struktur und in direktem Kontakt mit den Anschlüssen der Halbleiter-Dies und der Formmasse ausgebildet. Die Umverdrahtungsschicht wird ausgebildet, ohne zuerst eine Dielektrikumsschicht auf einer Seite der geformten Struktur mit den Anschlüssen der Halbleiter-Dies auszubilden. Ein entsprechendes geformtes Substrat und individuelle geformte Halbleiter-Packages werden ebenfalls offenbart.

公开(公告)号：DE102013109825A1

公开(公告)日：2014-03-13

申请号：DE102013109825

申请日：2013-09-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  BRUNNER CHRISTIANE ,  ELROD URS ,  KILGER THOMAS

IPC: H01F27/28 ,  H01F19/00 ,  H01F27/40 ,  H01F41/04 ,  H01L25/16 ,  H01L27/04

Abstract: Gemäß einer Ausführungsform enthält ein Transformator (200) eine in einer ersten leitenden Schicht auf einer ersten Seite einer ersten Dielektrikumsschicht angeordnete erste Spule und eine in einer zweiten leitenden Schicht auf einer zweiten Seite der ersten Dielektrikumsschicht angeordnete zweite Spule. Jede Spule weist ein innerhalb ihrer jeweiligen Spule angeordnetes erstes Ende und ein an einem Außenumfang ihrer jeweiligen Spule angeordnetes zweites Ende auf. Eine in der zweiten leitenden Schicht angeordnete erste Überkreuzung ist direkt mit dem ersten Ende der ersten Spule verbunden und erstreckt sich an dem Außenumfang der ersten Spule vorbei. Außerdem ist eine in der ersten leitenden Schicht angeordnete zweite Überkreuzung direkt mit dem ersten Ende der zweiten Spule verbunden und erstreckt sich an dem Außenumfang der zweiten Spule vorbei.

公开(公告)号：DE102014111420B4

公开(公告)日：2022-03-17

申请号：DE102014111420

申请日：2014-08-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  HUBER VERONIKA ,  KILGER THOMAS ,  OTREMBA RALF ,  STADLER BERND ,  MAIER DOMINIC ,  SCHIESS KLAUS ,  SCHLOEGL ANDREAS ,  WAHL UWE

IPC: H01L21/50 ,  H01L21/283 ,  H01L21/768 ,  H01L23/28 ,  H01L23/36 ,  H01L23/485 ,  H01L33/48

Abstract: Verfahren zur Herstellung eines Halbleitergehäuses, wobei das Verfahren umfasst:Bereitstellen eines Halbleiter-Nacktchips mit einem Anschluss an einer ersten Seite des Nacktchips;Plattieren einer Kupferschicht an einer der ersten Seite gegenüberliegenden zweiten Seite des Nacktchips, wobei das Plattieren auf Wafer-Ebene erfolgt;Einbetten des Nacktchips in eine Formmasse, so dass der Nacktchip an allen Seiten, mit Ausnahme der ersten Seite, von der Formmasse bedeckt ist;Dünnen der Formmasse an einer zu der zweiten Seite des Nacktchips benachbarten Seite der Formmasse, um die Kupferschicht an der zweiten Seite des Nacktchips freizulegen, ohne dabei die zweite Seite des Nacktchips freizulegen; undAusbilden einer elektrischen Verbindung mit dem Anschluss an der ersten Seite des Nacktchips.

公开(公告)号：DE102017223689A1

公开(公告)日：2019-06-27

申请号：DE102017223689

申请日：2017-12-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  NIESSNER MARTIN RICHARD ,  WAECHTER CLAUS ,  LODERMEYER JOHANNES ,  MÜHLBAUER FRANZ-XAVER ,  GEISSLER CHRISTIAN ,  KILGER THOMAS

IPC: H01L23/66 ,  H01L21/60 ,  H01L23/24 ,  H01L23/50 ,  H01L23/62

Abstract: Eine Halbleitervorrichtung umfasst: eine Platine; ein Halbleiterpackage mit einer Hauptoberfläche, wobei das Halbleiterpackage auf der Platine angeordnet ist und die Hauptoberfläche der Platine zugewandt ist; ein auf der Hauptoberfläche oder innerhalb des Halbleiterpackage angeordnetes Hochfrequenzleitungselement des Halbleiterpackage, wobei das Hochfrequenzleitungselement dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu übertragen; und ein Unterfüllmaterial, welches zwischen der Platine und dem Halbleiterpackage angeordnet ist, wobei sich das Hochfrequenzleitungselement und das Unterfüllmaterial in einer Orthogonalprojektion auf die Hauptoberfläche nicht überlappen.

公开(公告)号：DE102014109571B4

公开(公告)日：2019-06-06

申请号：DE102014109571

申请日：2014-07-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  KILGER THOMAS ,  MAIER DOMINIC

IPC: H01L21/52 ,  B81C1/00 ,  H01L21/60 ,  H01L25/16 ,  H01L31/00 ,  H01L33/00 ,  H04R1/04

Abstract: Verfahren zum Packaging integrierter Schaltungen, wobei das Verfahren umfasst:Bereitstellen eines geformten Substrats mit einer ersten Vielzahl funktionsfähiger Halbleiter-Dies und einer Vielzahl von Platzhaltern, die voneinander seitlich beabstandet und von einer Formmasse bedeckt sind;Dünnen der Formmasse, um mindestens einige der Platzhalter freizulegen;Entfernen der freigelegten Platzhalter, um Hohlräume in dem geformten Substrat auszubilden;Einsetzen einer zweiten Vielzahl funktionsfähiger Halbleiter-Dies in die in dem geformten Substrat ausgebildeten Hohlräume; undAusbilden elektrischer Verbindungen zu der ersten Vielzahl und der zweiten Vielzahl funktionsfähiger Halbleiter-Dies auf einer nicht von der Formmasse bedeckten Seite der Dies.

公开(公告)号：DE102017202578A1

公开(公告)日：2017-08-17

申请号：DE102017202578

申请日：2017-02-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAHETI ASHUTOSH ,  HUBER VERONIKA ,  HUYNH NGOC-HOA ,  KILGER THOMAS ,  MAIER DOMINIC ,  MEYER-BERG GEORG ,  MÜHLBAUER FRANZ-XAVER ,  TROTTA SAVERIO ,  WAECHTER CLAUS ,  WOJNOWSKY MACIEJ

IPC: H01L23/50 ,  H01L21/60 ,  H01L23/31 ,  H01L23/36 ,  H01L23/498 ,  H01L25/16 ,  H01Q23/00

Abstract: Eine Halbleitervorrichtung enthält einen Halbleiterchip und eine Umverteilungsschicht auf einer ersten Seite des Halbleiterchips. Die Umverteilungsschicht ist mit dem Halbleiterchip elektrisch gekoppelt. Die Halbleitervorrichtung enthält eine Dielektrikumschicht und eine Antenne auf der Dielektrikumschicht. Die Dielektrikumschicht ist zwischen der Antenne und dem Halbleiterchip.

公开(公告)号：DE10205544A1

公开(公告)日：2003-05-15

申请号：DE10205544

申请日：2002-02-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AUBURGER ALBERT ,  THEUSS HORST ,  KILGER THOMAS

IPC: H01L21/48 ,  H01L23/31 ,  H01L23/552 ,  H01L23/48 ,  H01L23/055

Abstract: Production of an electronic semiconductor component, comprises placing and joining together insulating layers, applying a semiconductor chip to the uppermost layer, joining the contact surfaces, and encapsulating the chip and uppermost layer. Production of an electronic semiconductor component having a three dimensional wiring structure comprises: (a) placing and joining together insulating layers having passages in the form of conducting structures; (b) applying a semiconductor chip to the uppermost layer; (c) joining the contact surfaces using contact connecting surfaces of the wiring structure; and (d) encapsulating the semiconductor chip and uppermost insulating layer. An Independent claim is also included for the electronic semiconductor component produced by the above process. Preferably the lowermost insulating layer is applied on and joined to the upper surface (41) of a metallic substrate (4). After encapsulation, the substrate is removed from the lowermost insulating layer. The passages are filled with a metallic wiring structure using a galvanic method. The insulating layers are made from polyimide layers and/or films. The wiring structure is made from Ni, Ag and/or Cu.

公开(公告)号：DE102019128779B4

公开(公告)日：2021-05-12

申请号：DE102019128779

申请日：2019-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RIEDER BERNHARD ,  KILGER THOMAS

IPC: H01L23/66 ,  H01L21/60 ,  H01L23/488

Abstract: Eine Hochfrequenz-Vorrichtung umfasst einen Hochfrequenz-Chip, ein über einer Chipoberfläche des Hochfrequenz-Chips angeordnetes erstes Verbindungselement, welches dazu ausgelegt ist, den Hochfrequenz-Chip mechanisch und elektrisch mit einer Platine zu verbinden, und ein über der Chipoberfläche angeordnetes und mit dem Hochfrequenz-Chip elektrisch gekoppeltes Hochfrequenz-Signalführungselement, welches von einem elektrisch nichtleitenden Material bedeckt ist und dazu ausgelegt ist, ein Signal in einer Richtung parallel zur Chipoberfläche zu übertragen, wobei das erste Verbindungselement und das Hochfrequenz-Signalführungselement bezüglich einer Richtung senkrecht zur Chipoberfläche auf einer gleichen Höhe angeordnet sind, und wobei das erste Verbindungselement über einen Bereich von dem Hochfrequenz-Signalführungselement beabstandet ist, der frei von dem elektrisch nichtleitenden Material ist.

公开(公告)号：DE102015106442B4

公开(公告)日：2018-03-22

申请号：DE102015106442

申请日：2015-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DEHE ALFONS ,  MÜHLBAUER FRANZ ,  MAIER DOMINIC ,  PORWOL DANIEL ,  MENATH MARKUS ,  KILGER THOMAS ,  WAGNER JÜRGEN

IPC: B81C1/00 ,  B81B7/02 ,  H01L21/78 ,  H04R1/04

Abstract: Verfahren zur Herstellung eines Chipgehäuses (48), welches folgende Schritte umfasst: Bereitstellen mehrerer Chips (22), die in einem ersten Wafer (10) ausgebildet sind, wobei der erste Wafer (10) eine erste Hauptfläche (18) aufweist und die Chips (22) jeweils einen Hohlraum (14) umfassen, wobei der Hohlraum (14) jeweils eine Öffnung zur ersten Hauptfläche (18) umfasst, vorübergehendes Füllen oder Abdecken der Hohlräume (14) mit einem Füllmaterial (54) oder einer Abdeckung (26), anschließendes Vereinzeln der Chips (22), Einbetten der vereinzelten Chips (22) in ein Verkapselungsmaterial (38), anschließendes Wiederfreilegen der Hohlräume (14) durch Entfernen des Füllmaterials (54) oder der Abdeckung (26), und anschließend Ätzen des jeweiligen Bodens der Hohlräume (14) und der jeweiligen ersten Hauptfläche (18), welche die Hohlräume umgibt (14).