中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

15 records (took 0.023 seconds)

    12.
    发明专利
    未知

    公开(公告)号：ES2997191T3

    公开(公告)日：2025-02-14

    申请号：ES21217772

    申请日：2019-10-08

    Applicant: INTEL CORP

    Inventor： HEINECKE ALEXANDER F ,  VALENTINE ROBERT ,  CHARNEY MARK J ,  SADE RAANAN ,  ADELMAN MENACHEM ,  SPERBER ZEEV ,  GRADSTEIN AMIT ,  RUBANOVICH SIMON

    IPC: G06F9/30

    Abstract: Las realizaciones descritas se refieren al cálculo de productos de puntos de nibbles en operandos de mosaico. En un ejemplo, una unidad de procesamiento comprende: circuitos de búsqueda para buscar una instrucción; circuitos de decodificación para decodificar la instrucción; y circuitos de ejecución acoplados con los circuitos de decodificación, los circuitos de ejecución para realizar operaciones correspondientes a la instrucción. La instrucción tiene un código de operación, un primer campo para especificar una primera ubicación de almacenamiento de una pluralidad de elementos de datos correspondientes a una primera matriz que tiene M filas por N columnas de elementos de datos de punto flotante de precisión simple de 32 bits, un segundo campo para especificar una segunda ubicación de almacenamiento de una pluralidad de elementos de datos correspondientes a una segunda matriz que tiene M filas por K columnas de elementos de datos de punto flotante de 16 bits que tienen un formato bfloat16, y un tercer campo para especificar una tercera ubicación de almacenamiento de una pluralidad de elementos de datos correspondientes a una tercera matriz que tiene K filas por N columnas de elementos de datos de punto flotante de 16 bits que tienen el formato bfloat16. El circuito de ejecución consiste en realizar operaciones correspondientes a la instrucción de, para cada fila m de las M filas de la segunda matriz, y para cada columna n de las N columnas de la tercera matriz: generar un producto escalar a partir de K elementos de datos de punto flotante de 16 bits correspondientes a la fila m de la segunda matriz y K elementos de datos de punto flotante de 16 bits correspondientes a la columna n de la tercera matriz; acumular el producto escalar con un elemento de datos de punto flotante de precisión simple de 32 bits correspondiente a una fila m de las M filas, y correspondiente a una columna n de las N columnas, de la primera matriz para generar un elemento de datos de punto flotante de precisión simple de 32 bits resultante; y almacenar el elemento de datos de punto flotante de precisión simple de 32 bits resultante en una posición de la primera ubicación de almacenamiento correspondiente a la fila m y la columna n de la primera matriz. (Traducción automática con Google Translate, sin valor legal)

    13.
    发明专利
    未知

    公开(公告)号：ES2993213T3

    公开(公告)日：2024-12-26

    申请号：ES21166159

    申请日：2019-10-08

    Applicant: INTEL CORP

    Inventor： HEINECKE ALEXANDER F ,  VALENTINE ROBERT R ,  CHARNEY MARK J ,  SADE RAANAN ,  ADELMAN MENACHEM ,  SPERBER ZEEV ,  GRADSTEIN AMIT ,  RUBANOVICH SIMON

    IPC: G06F9/30

    Abstract: Las realizaciones descritas se refieren a sistemas y métodos para ejecutar una instrucción de producto de punto de punto flotante. En un ejemplo, un procesador incluye un circuito de búsqueda para buscar la instrucción de producto de punto de punto flotante; una unidad de decodificación para decodificar la instrucción de producto de punto de punto flotante; y un circuito de ejecución acoplado a la unidad de decodificación. El circuito de ejecución para ejecutar la instrucción de producto de punto de punto flotante decodificada para: multiplicar elementos de datos de punto flotante de 16 bits de los pares del primer vector de origen, con elementos de datos de punto flotante de 16 bits correspondientes de los pares correspondientes del segundo vector de origen, para generar una pluralidad de pares de productos; generar una pluralidad de elementos de datos de punto flotante de precisión simple de 32 bits resultantes mediante la adición de los respectivos pares de productos con un elemento de datos de punto flotante de precisión simple de 32 bits del tercer vector de origen correspondiente a un par del primer vector de origen utilizado para generar el respectivo par de productos, y la aplicación de un modo de redondeo de punto flotante para la instrucción de producto de punto flotante; y almacenar la pluralidad de elementos de datos de punto flotante de precisión simple de 32 bits de resultado en el registro vectorial de origen/destino. (Traducción automática con Google Translate, sin valor legal)

    VERFAHREN UND EINRICHTUNGEN ZUR DURCHFÜHRUNG VON GEWICHTUNGS- UND AKTIVIERUNGSKOMPRIMIERUNG UND -DEKOMPRIMIERUNG
    14.
    发明专利
    VERFAHREN UND EINRICHTUNGEN ZUR DURCHFÜHRUNG VON GEWICHTUNGS- UND AKTIVIERUNGSKOMPRIMIERUNG UND -DEKOMPRIMIERUNG 未知

    公开(公告)号：DE102022105725A1

    公开(公告)日：2022-12-15

    申请号：DE102022105725

    申请日：2022-03-11

    Applicant: INTEL CORP

    Inventor： JAIN NILESH ,  ADELMAN MENACHEM ,  SADE RAANAN ,  IYER RAVISHANKAR ,  POORNACHANDRAN RAJESH ,  AKHAURI YASH

    IPC: H03M7/30

    Abstract: Verfahren, Einrichtungen, Systeme und Herstellungsartikel zum Durchführen von Gewichtung und Aktivierungskomprimierung und - dekomprimierung werden offenbart. Eine beispielhafte Einrichtung beinhaltet einen Speicher, Anweisungen in der Einrichtung und eine Prozessorschaltungsanordnung zum Ausführen der Anweisungen zum Ausführen einer Komprimierungsoperation, um komprimierte Daten zu erhalten, die Gewichtungen in einer Gewichtungsmatrix entsprechen, und zum Bestimmen von Metadaten, die mit der Gewichtungsmatrix assoziiert sind, wobei ein erster Teil der Metadaten angibt, ob die Gewichtungsmatrix komprimiert ist, ein zweiter Teil der Metadaten eine Cache-Größe der komprimierten Daten angibt und ein dritter Teil der Metadaten die Komprimierungsoperation angibt, die ausgeführt wird, um die komprimierten Daten zu erhalten.

Patent Agency Ranking