公开(公告)号：FR3059145B1

公开(公告)日：2019-07-19

申请号：FR1661347

申请日：2016-11-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  BOUTON GUILHEM ,  LISART MATHIEU

IPC: H01L21/04 ,  H05K1/02

Abstract: Circuit intégré, comprenant au-dessus d'un substrat semiconducteur (SB) une multitude de plots électriquement conducteurs situés respectivement entre des zones de composants du circuit intégré et un premier niveau de métallisation du circuit intégré et enrobés dans une région isolante (RIS2), ladite multitude de plots comportant des premiers plots (PLT1) en contact électrique avec des premières zones de composant correspondantes (Z1) et au moins un deuxième plot non en contact électrique avec une deuxième zone de composant correspondante (Z2), de façon à former au moins une discontinuité électrique.

公开(公告)号：FR3062952B1

公开(公告)日：2019-03-29

申请号：FR1751154

申请日：2017-02-13

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： LISART MATHIEU ,  FROMENT BENOIT

IPC: H01L21/70 ,  H01G4/00 ,  H01L27/02

Abstract: L'invention concerne un condensateur de découplage comprenant : deux cellules (C1, C2) de condensateurs partageant un même caisson (25) ; une première tranchée isolée (27) traversant le caisson entre les deux cellules sans atteindre le fond du caisson ; et un contact (34, 35) avec le caisson formé au niveau de chaque cellule.

公开(公告)号：FR2981783A1

公开(公告)日：2013-04-26

申请号：FR1159445

申请日：2011-10-19

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： LISART MATHIEU ,  SOUDE THIERRY

IPC: G11C16/22 ,  G06F12/16 ,  G11C7/24 ,  H01L23/58

Abstract: L'invention concerne un système de détection d'une attaque par laser d'une puce de circuit intégré formée dans un substrat semiconducteur (1), comprenant un dispositif de détection (41, 43) adapté à détecter des variations du potentiel du substrat.

公开(公告)号：FR2976722A1

公开(公告)日：2012-12-21

申请号：FR1155343

申请日：2011-06-17

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： LISART MATHIEU ,  SARAFIANOS ALEXANDRE ,  GAGLIANO OLIVIER ,  MANTELLI MARC

IPC: H01L23/58 ,  G06F21/02 ,  G06K19/073

Abstract: L'invention concerne une puce de circuit intégré comprenant : une pluralité de caissons (5, 7) parallèles de types de conductivité alternés formés dans la partie supérieure d'un substrat semiconducteur (3) d'un premier type de conductivité (P) ; dans chaque caisson (7) du premier type (P), une pluralité de transistors MOS (13) à canal du second type de conductivité (N), et dans chaque caisson (5) du second type (N), une pluralité de transistors MOS (9) à canal du premier type (P), des transistors de caissons voisins étant reliés en inverseurs (19) ; et un dispositif de protection contre des attaques, comprenant : une couche (23) du second type (N) s'étendant sous ladite pluralité de caissons (5, 7), depuis la face inférieure desdits caissons ; et des régions d'isolation latérale (25) entre les caissons, lesdites régions (25) s'étendant depuis la face supérieure des caissons jusqu'à ladite couche (23).

公开(公告)号：FR2958098B1

公开(公告)日：2012-11-16

申请号：FR1001176

申请日：2010-03-24

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARINET FABRICE ,  LISART MATHIEU

IPC: H01L23/485 ,  H03K19/003

Abstract: L'invention concerne un procédé de contremesure dans un microcircuit électronique (IC1, IC2, IC3), comprenant des phases de traitement successives exécutées par un circuit du microcircuit, et une étape d'ajustement d'une tension d'alimentation (vdd-Vgb1) entre des bornes d'alimentation (VS1, VS2, VS3) et de masse (LG1, LG2, LG3) du circuit, en fonction d'une valeur aléatoire générée pour la phase de traitement, à chaque phase de traitement exécutée par le circuit.

公开(公告)号：FR2958078B1

公开(公告)日：2012-04-20

申请号：FR1001177

申请日：2010-03-24

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARINET FABRICE ,  LISART MATHIEU

IPC: H01L23/485 ,  H03K19/003

公开(公告)号：FR3100347B1

公开(公告)日：2022-07-22

申请号：FR1909723

申请日：2019-09-04

Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

Inventor： ROMAIN FABRICE ,  LISART MATHIEU ,  ARNOULD PATRICK

IPC: G06F12/02

Abstract: Détection d'erreurs La présente description concerne un procédé d'écriture en mémoire d'une donnée (Data1), dans lequel : - un mot binaire (Code1), représentatif de ladite donnée (Data1) et d'un code correcteur ou détecteur d'erreur (EDC1), est scindé en au moins une première et une deuxième parties (Code1A, Code1B) ; et - ladite première partie (Code1A) est écrite à une adresse logique (AddL1) dans un premier circuit mémoire (105) ; et - ladite deuxième partie (Code1B) est écrite à ladite adresse logique dans un deuxième circuit mémoire (106) adapté à stocker autant de mots binaires que ledit premier circuit mémoire (105), ledit code correcteur ou détecteur d'erreur (EDC1) étant dépendant de ladite donnée (Data1) et de ladite adresse (AddL1). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3082659A1

公开(公告)日：2019-12-20

申请号：FR1870700

申请日：2018-06-14

Applicant: ST MICROELECTRONICS RES & DEV LTD ,  ST MICROELECTRONICS ROUSSET

Inventor： LISART MATHIEU ,  RAE BRUCE

IPC: H01L23/58 ,  G01J1/18 ,  H01L31/12

Abstract: La présente description concerne une puce électronique comprenant des premier et deuxième écrans superposés (109, 106) et un premier détecteur de photons (108) situé entre les premier et deuxième écrans.

公开(公告)号：FR3062952A1

公开(公告)日：2018-08-17

申请号：FR1751154

申请日：2017-02-13

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： LISART MATHIEU ,  FROMENT BENOIT

IPC: H01L21/70 ,  H01G4/00 ,  H01L27/02

Abstract: L'invention concerne un condensateur de découplage comprenant : deux cellules (C1, C2) de condensateurs partageant un même caisson (25) ; une première tranchée isolée (27) traversant le caisson entre les deux cellules sans atteindre le fond du caisson ; et un contact (34, 35) avec le caisson formé au niveau de chaque cellule.

公开(公告)号：FR3059144A1

公开(公告)日：2018-05-25

申请号：FR1661346

申请日：2016-11-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  BOUTON GUILHEM ,  LISART MATHIEU

IPC: H01L21/04 ,  H05K1/02

Abstract: Circuit intégré, comprenant une partie d'interconnexion (PITX) comportant au moins un niveau de vias (V1) situé entre un niveau de métallisation inférieur (M2), recouvert d'une couche d'encapsulation isolante (C1) et d'une couche isolante inter niveaux de métallisation (C2), et un niveau de métallisation supérieur (M2), et au moins une discontinuité électrique (CS3) entre au moins un via (V11) dudit niveau de vias et au moins une piste (P1) dudit niveau de métallisation inférieur, ladite au moins une discontinuité électrique comportant une couche isolante additionnelle (CS3), de composition identique à celle de la couche isolante inter niveaux de métallisation (C2), située entre ledit au moins un via (V11) et ladite au moins une piste (P10) et bordée par ladite couche d'encapsulation (C1).