中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

28 records (took 0.022 seconds)

    11.
    发明专利
    未知

    公开(公告)号：FR2872356B1

    公开(公告)日：2007-01-19

    申请号：FR0406952

    申请日：2004-06-25

    Applicant: ST MICROELECTRONICS SA

    Inventor： CLERC SYLVAIN ,  ROCHE PHILIPPE ,  JAQUET FRANCOIS

    IPC: H03K3/356 ,  G11C11/412 ,  H03K3/037 ,  H03K19/094

    Abstract: A bistable circuit includes a first inverter and a capacitive inversion circuit having one input coupled to an output of the first inverter. The capacitive inversion circuit includes a second inverter and a capacitive circuit parallel-coupled to the input and an output of the capacitive inversion circuit. The bistable circuit also includes a switch to isolate the output of the capacitive inversion circuit from an input of the first inverter when the switch receives an active validation signal or, if not, to couple the output of the capacitive inversion circuit to the input of the first inverter.

    BASCULE PROTEGEE CONTRE LES PICS DE COURANT OU DE TENSION
    12.
    发明专利
    BASCULE PROTEGEE CONTRE LES PICS DE COURANT OU DE TENSION 未知

    公开(公告)号：FR2884988A1

    公开(公告)日：2006-10-27

    申请号：FR0504034

    申请日：2005-04-22

    Applicant: ST MICROELECTRONICS SA

    Inventor： ROCHE PHILIPPE ,  JACQUET FRANCOIS ,  CLERC SYLVAIN

    IPC: H03K19/003 ,  H01L23/552

    Abstract: Cette bascule protégée contre des pics de courant ou de tension comprend une première porte (P1) de transfert de données recevant, en entrée, des données d'entrée (D, DN) de la bascule, une première cellule de verrouillage maître (C1) raccordée en sortie de la première porte de transfert, une deuxième cellule de verrouillage esclave et une deuxième porte de transfert de données disposée entre les première et deuxième cellules de verrouillage, chaque cellule de verrouillage comprenant un ensemble de noeuds de stockage de données redondants.Les portes de transfert comprennent chacune des moyens (C' 1, C'2, C'3, C'4) pour écrire séparément des données dans chaque noeud de stockage.

    Dispositif de surveillance d'un circuit digital
    13.
    发明专利
    Dispositif de surveillance d'un circuit digital 未知

    公开(公告)号：FR3107983B1

    公开(公告)日：2022-05-27

    申请号：FR2002212

    申请日：2020-03-05

    Applicant: ST MICROELECTRONICS SA

    Inventor： GOMEZ GOMEZ RICARDO ,  CLERC SYLVAIN

    IPC: G11C29/00 ,  G06F11/30 ,  G11C7/24 ,  H03M13/00

    Abstract: Dispositif de surveillance d'un circuit digital La présente description concerne un dispositif (1) comprenant : un oscillateur en anneau (3) comprenant une chaine de composants logiques (C1, C2, C3, C4, C5) ; un ensemble d'éléments de mémorisation (M1, M2, M2, M4, M5) chacun associé à un composant logique différent et configuré pour mémoriser un état d'une sortie (O1, O2, O3, O4 O5) dudit composant auquel ledit élément de mémorisation est associé ; un premier circuit (7) configuré pour compter des transitions d'états d'une sortie (O4 ; O1) d'un composant logique donné (C1 ; C4) de ladite chaîne ; un deuxième circuit (5) configuré pour synchroniser chaque mémorisation avec un signal d'horloge (clk) ; et un troisième circuit (9) configuré pour déterminer un nombre de composants logiques traversés par une transition d'états entre deux fronts du signal d'horloge, à partir du nombre compté de transitions d'états et des états mémorisés desdites sorties. Figure pour l'abrégé : Fig. 1

    15.
    发明专利
    未知

    公开(公告)号：FR2905043B1

    公开(公告)日：2008-11-21

    申请号：FR0607335

    申请日：2006-08-16

    Applicant: ST MICROELECTRONICS SA

    Inventor： CLERC SYLVAIN

    IPC: H03K3/3562 ,  H03K5/06

    Abstract: The circuit has a PMOS transistor (P1) for pre-charging an intermediate node (M) of the circuit. A delay chain defines a temporal window around a pulse front of a clock signal (CLK). NMOS transistors (MN1-MN3) are controlled by an input data and discharge the intermediate node during duration of the temporal window. The delay chain has NMOS transistors (MND1-MND3) for temporally adjusting the duration of the window during discharging of the intermediate node.

    Dispositif de surveillance d'un circuit digital
    17.
    发明专利
    Dispositif de surveillance d'un circuit digital 未知

    公开(公告)号：FR3107983A1

    公开(公告)日：2021-09-10

    申请号：FR2002212

    申请日：2020-03-05

    Applicant: ST MICROELECTRONICS SA

    Inventor： GOMEZ GOMEZ RICARDO ,  CLERC SYLVAIN

    IPC: G11C29/00 ,  G06F11/30 ,  G11C7/24 ,  H03M13/00

    Abstract: Dispositif de surveillance d'un circuit digital La présente description concerne un dispositif (1) comprenant : un oscillateur en anneau (3) comprenant une chaine de composants logiques (C1, C2, C3, C4, C5) ; un ensemble d'éléments de mémorisation (M1, M2, M2, M4, M5) chacun associé à un composant logique différent et configuré pour mémoriser un état d'une sortie (O1, O2, O3, O4 O5) dudit composant auquel ledit élément de mémorisation est associé ; un premier circuit (7) configuré pour compter des transitions d'états d'une sortie (O4 ; O1) d'un composant logique donné (C1 ; C4) de ladite chaîne ; un deuxième circuit (5) configuré pour synchroniser chaque mémorisation avec un signal d'horloge (clk) ; et un troisième circuit (9) configuré pour déterminer un nombre de composants logiques traversés par une transition d'états entre deux fronts du signal d'horloge, à partir du nombre compté de transitions d'états et des états mémorisés desdites sorties. Figure pour l'abrégé : Fig. 1

Patent Agency Ranking