公开(公告)号：EP2019081B1

公开(公告)日：2014-08-20

申请号：EP08160924.0

申请日：2008-07-22

Applicant: Honeywell International Inc.

Inventor： Detry, James F.

IPC: B81C1/00

CPC classification number: B81C1/00595 ,  B81C1/00365 ,  B81C2201/0136 ,  B81C2201/0167 ,  B81C2203/031

公开(公告)号：EP2138451B1

公开(公告)日：2011-05-25

申请号：EP09290471.3

申请日：2009-06-22

Applicant: Commissariat à l'Énergie Atomique et aux Énergies Alternatives

Inventor： Perruchot, François ,  Diem, Bernard ,  Larrey, Vincent ,  Clavelier, Laurent ,  Defay, Emmanuel

IPC: B81C1/00 ,  H03H3/02

CPC classification number: B81C1/00507 ,  B81B2201/0271 ,  B81C2201/0115 ,  B81C2201/0136 ,  B81C2201/0177 ,  B81C2203/0136 ,  B81C2203/0145 ,  H03H3/0072 ,  H03H9/175 ,  H03H9/2436 ,  Y10S438/933

公开(公告)号：EP2019081A2

公开(公告)日：2009-01-28

申请号：EP08160924.0

申请日：2008-07-22

Applicant: Honeywell International Inc.

Inventor： Detry, James F.

IPC: B81C1/00

CPC classification number: B81C1/00595 ,  B81C1/00365 ,  B81C2201/0136 ,  B81C2201/0167 ,  B81C2203/031

Abstract: A wafer for use in a MEMS device having two doped layers surrounding an undoped layer of silicon is described. By providing two doped layers around an undoped core, the stress in the lattice structure of the silicon is reduced as compared to a solidly doped layer. Thus, problems associated with warping and bowing are reduced. The wafer may have a pattered oxide layer to pattern the deep reactive ion etch. A first deep reactive ion etch creates trenches in the layers. The walls of the trenches are doped with boron atoms. A second deep reactive ion etch removes the bottom walls of the trenches. The wafer is separated from the silicon substrate and bonded to at least one glass wafer.

Abstract translation: 描述了一种用于具有围绕未掺杂硅层的两个掺杂层的MEMS器件的晶片。 通过在未掺杂的芯周围提供两个掺杂层，与固体掺杂层相比，硅的晶格结构中的应力降低。 因此，与翘曲和弯曲相关的问题减少。 晶片可以具有图案化的氧化物层以对深反应离子蚀刻进行图案化。 第一深反应离子蚀刻在层中产生沟槽。 沟槽的壁被掺杂硼原子。 第二次深反应离子蚀刻去除沟槽的底壁。 将晶片与硅衬底分离并结合至至少一个玻璃晶片。

公开(公告)号：EP1334060B1

公开(公告)日：2006-03-22

申请号：EP01992685.6

申请日：2001-10-06

Applicant: ROBERT BOSCH GMBH

Inventor： BENZEL, Hubert ,  WEBER, Heribert ,  ARTMANN, Hans ,  SCHAEFER, Frank

IPC: B81B3/00

CPC classification number: B81C1/00595 ,  B81B2201/0235 ,  B81B2201/036 ,  B81C2201/0114 ,  B81C2201/0115 ,  B81C2201/0136 ,  B81C2203/0136

Abstract: The invention relates to the production of a micromechanical component, comprising a substrate (10), made from a substrate material with a first doping type (p), a micromechanical functional structure arranged in the substrate (10) and a cover layer for the at least partial covering of the micromechanical functional structure. The micromechanical functional structure comprises regions (15; 15a; 15b; 15c; 730; 740; 830) made from the substrate material with a second doping type (n), at least partially surrounded by a cavity (50; 50a-f) and the cover layer comprises a porous layer (30) made from the substrate material.

公开(公告)号：EP0606220B1

公开(公告)日：1997-03-26

申请号：EP92914941.7

申请日：1992-06-12

Applicant: HARRIS CORPORATION

Inventor： BEITMAN, Bruce, A.

IPC: G01P15/12

CPC classification number: B81C1/0015 ,  B81B2201/0235 ,  B81B2203/0315 ,  B81C2201/0104 ,  B81C2201/0136 ,  B81C2201/019 ,  B81C2201/0191 ,  G01P15/0802 ,  G01P2015/0828

Abstract: A semiconductor accelerometer is formed by attaching a semiconductor layer to a handle wafer by a thick oxide layer. Accelerometer geometry is patterned in the semiconductor layer, which is then used as a mask to etch out a cavity in the underlying thick oxide. The mask may include one or more apertures, so that a mass region will have corresponding apertures to the underlying oxide layer. The structure resulting from an oxide etch has the intended accelerometer geometry of a large volume mass region supported in cantilever fashion by a plurality of piezo-resistive arm regions to a surrounding, supporting portion of the semiconductor layer. Directly beneath this accelerometer geometry is a flex-accommodating cavity realized by the removal of the underlying oxide layer. The semiconductor layer remains attached to the handle wafer by means of the thick oxide layer that surrounds the accelerometer geometry, and which was adequately masked by the surrounding portion of the top semiconductor layer during the oxide etch step. In a second embodiment support arm regions are dimensioned separately from the mass region, using a plurality of buried oxide regions as semiconductor etch stops.

公开(公告)号：WO2009149980A4

公开(公告)日：2010-06-10

申请号：PCT/EP2009054698

申请日：2009-04-21

Applicant: BOSCH GMBH ROBERT ,  KRAMER TORSTEN ,  AHLES MARCUS ,  GRUNDMANN ARMIN ,  KNESE KATHRIN ,  BENZEL HUBERT ,  SCHUERMANN GREGOR ,  ARMBRUSTER SIMON

Inventor： KRAMER TORSTEN ,  AHLES MARCUS ,  GRUNDMANN ARMIN ,  KNESE KATHRIN ,  BENZEL HUBERT ,  SCHUERMANN GREGOR ,  ARMBRUSTER SIMON

IPC: B81C1/00

CPC classification number: B81C1/00158 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81C2201/0115 ,  B81C2201/0136 ,  G01L9/0042

Abstract: The invention proposes a particularly simple, cost-effective method for producing a micromechanical membrane structure with access from the rear of the substrate. Said method is based on a p-doped Si substrate (1) and comprises the following process steps: n-doping of at least one continuous lattice-type region (2) of the substrate surface; porous etching of a substrate region (5) below the n-doped lattice structure (2); creation of a cavity (7) in said substrate region (5) below the n-doped lattice structure (2); growing of a first monocrystalline silicon epitaxial layer (8) on the n-doped lattice structure (2). The invention is characterised in that at least one opening (6) in the n-doped lattice structure (2) is dimensioned in such a way that it is not closed by the growing first epitaxial layer (8) and instead forms an access opening (9) to the cavity (7); an oxide layer (10) is created on the cavity wall; A rear face access (13) to the cavity (7) is created, the oxide layer (10) acting as an etch stop layer; and the oxide layer (10) is removed in the region of the cavity (7) producing a rear face access (13) to the membrane structure (14) lying above the cavity (7).

Abstract translation: 本发明提供了，提出了一种特别简单和廉价的用于产生具有从所述基材的背面访问的微机械的膜结构的方法。 该方法从p掺杂的Si基板（1）开始延伸，并且包括以下工艺步骤：至少一个连续的网格区域的n型掺杂（2）基片表面的，多孔刻蚀衬底部分（5）的n型掺杂的晶格结构的下面（2 ），在制造空腔（7）的所述衬底区（5）的n型掺杂的晶格结构下方（2）; 在n型掺杂的晶格结构生长第一单晶硅外延层（8）（2）。 它的特征在于，至少一个开口（6）设置在所述n型掺杂的晶格结构的尺寸（2），以便它不被生长第一外延层（8）封闭，但进入开口（9）到所述腔（7）的形式 ; 即在Kavernenw​​andung产生的氧化物层（10）; 所产生的后入口（13）到所述腔（7），其中，所述氧化物层（10）作为在Kavernenw​​andung蚀刻停止; 并且，氧化物层（10）在所述腔（7）的区域中去除，使得形成在膜结构的背面访问（13）到所述洞穴上述（7）（14）形成。

公开(公告)号：WO2009127455A3

公开(公告)日：2010-04-15

申请号：PCT/EP2009051774

申请日：2009-02-16

Applicant: BOSCH GMBH ROBERT ,  FISCHER MARTIN ,  REINMUTH JOCHEN ,  KNESE KATHRIN ,  ARMBRUSTER SIMON

Inventor： FISCHER MARTIN ,  REINMUTH JOCHEN ,  KNESE KATHRIN ,  ARMBRUSTER SIMON

IPC: B81C1/00

CPC classification number: B81C1/00182 ,  B81B2201/0257 ,  B81C2201/0115 ,  B81C2201/0136 ,  G01L9/0042

Abstract: The present invention proposes a method for producing a micromechanical membrane structure (11) having a fixed counter element (12), which starts from a p-doped silicon substrate (1). Said method comprises the following processing steps: n-doping of at least one coherent latticed area (2) of the substrate surface; (Figure 1a) porous etching of a substrate area (3) below the n-doped lattice structure (2); (Figures 1b-c) oxidation of the porous silicon; (Figure 1d) generating at least one sacrificial layer (5) above the n-doped lattice structure (2); (Figure 1e) depositing and structuring at least one thick epitaxial layer (7); (Figures 1f-g) removing the sacrificial layer (5) between the thick epitaxial layer (7) and the n-doped lattice structure (2) and generating a cavity (10) in the silicon substrate (1) below the n-doped lattice structure (2) by removing the oxidized porous silicon (oxPorSi); (Figure 1h) so that the exposed n-doped lattice structure (2) forms a membrane structure (11) and at least one fixed counter element (12) is implemented in the structured thick epitaxial layer (7).

Abstract translation: 与本发明的用于制造微机械膜结构（11）具有固定的计数器元件（12）的方法，提出了从p掺杂的Si衬底开始（1）。 该方法包括以下工艺步骤 - n掺杂至少一个有凝聚力的网格区域（2）在基板表面的; （图1a）是多孔的蚀刻n型掺杂的晶格结构（2）下方的衬底部分（3）; （图1b-C）多孔硅的氧化; （图1d） - 通过n型掺杂的晶格结构生成至少一个牺牲层（5）（2）; （图1E）的沉积和至少一个厚的外延层的图案（7）; （图LF-g）除去厚的外延层（7）和所述n型掺杂的晶格结构之间的牺牲层（5）（2）和在所述Si基板（1）下方的n型掺杂的光栅结构产生的腔体（10）（ 2）通过除去已氧化的多孔硅（oxPorSi）; 是（11）（小时图），使得露出的n型晶格结构（2）的膜的结构和在结构化厚的外延层（7）的至少一个固定的反元件（12）。

公开(公告)号：WO2009149980A2

公开(公告)日：2009-12-17

申请号：PCT/EP2009/054698

申请日：2009-04-21

Applicant: ROBERT BOSCH GMBH ,  KRAMER, Torsten ,  AHLES, Marcus ,  GRUNDMANN, Armin ,  KNESE, Kathrin ,  BENZEL, Hubert ,  SCHUERMANN, Gregor ,  ARMBRUSTER, Simon

Inventor： KRAMER, Torsten ,  AHLES, Marcus ,  GRUNDMANN, Armin ,  KNESE, Kathrin ,  BENZEL, Hubert ,  SCHUERMANN, Gregor ,  ARMBRUSTER, Simon

IPC: B81C1/00

CPC classification number: B81C1/00158 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81C2201/0115 ,  B81C2201/0136 ,  G01L9/0042

Abstract: Mit der vorliegenden Erfindung wird ein besonders einfaches und kostengünstiges Verfahren zur Herstellung einer mikromechanischen Membranstruktur mit Zugang von der Substratrückseite vorgeschlagen. Dieses Verfahren geht von einem p-dotierten Si-Substrat (1) ausgeht und umfasst die folgenden Prozessschritte: n-Dotierung mindestens eines zusammenhängenden gitterförmigen Bereichs (2) der Substratoberfläche, porös Ätzen eines Substratbereichs (5) unterhalb der n-dotierten Gitterstruktur (2), Erzeugen einer Kaverne (7) in diesem Substratbereich (5) unterhalb der n-dotierten Gitterstruktur (2); Aufwachsen einer ersten monokristallinen Silizium-Epitaxieschicht (8) auf der n-dotierten Gitterstruktur (2). Es ist dadurch gekennzeichnet, dass mindestens eine Öffnung (6) der n-dotierten Gitterstruktur (2) so dimensioniert wird, dass sie durch die aufwachsende erste Epitaxieschicht (8) nicht verschlossen wird sondern eine Zugangsöffnung (9) zu der Kaverne (7) bildet; dass auf der Kavernenwandung eine Oxidschicht (10) erzeugt wird; dass ein Rückseitenzugang (13) zur Kaverne (7) erzeugt wird, wobei die Oxidschicht (10) auf der Kavernenwandung als Ätzstoppschicht dient; und dass die Oxidschicht (10) im Bereich der Kaverne (7) entfernt wird, so dass ein Rückseitenzugang (13) zu der über der Kaverne (7) ausgebildeten Membranstruktur (14) entsteht.

Abstract translation: 本发明提供了，提出了一种特别简单和廉价的用于产生具有从所述基材的背面访问的微机械的膜结构的方法。 该方法从p掺杂的Si基板（1）开始延伸，并且包括以下工艺步骤：至少一个连续的网格区域的n型掺杂（2）基片表面的，多孔刻蚀衬底部分（5）的n型掺杂的晶格结构的下面（2 ），在制造空腔（7）的所述衬底区（5）的n型掺杂的晶格结构下方（2）; 在n型掺杂的晶格结构生长第一单晶硅外延层（8）（2）。 它的特征在于，至少一个开口（6）设置在所述n型掺杂的晶格结构的尺寸（2），以便它不被生长第一外延层（8）封闭，但进入开口（9）到所述腔（7）的形式 ; 即在Kavernenw​​andung产生的氧化物层（10）; 所产生的后入口（13）到所述腔（7），其中，所述氧化物层（10）作为在Kavernenw​​andung蚀刻停止; 并且，氧化物层（10）在所述腔（7）的区域中去除，使得形成在膜结构的背面访问（13）到所述洞穴上述（7）（14）形成。

公开(公告)号：WO2009059868A3

公开(公告)日：2009-09-17

申请号：PCT/EP2008063703

申请日：2008-10-13

Applicant: BOSCH GMBH ROBERT ,  LAERMER FRANZ ,  FUCHS TINO ,  LEINENBACH CHRISTINA

Inventor： LAERMER FRANZ ,  FUCHS TINO ,  LEINENBACH CHRISTINA

IPC: B81C1/00

CPC classification number: B81C1/00103 ,  B81B2203/0384 ,  B81C2201/0136

Abstract: The invention relates to a method for producing micromechanical structures having a raised lateral wall progression or an adjustable angle of inclination. The micromechanical structures are etched out of an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) provided on, or deposited on, a silicon semiconductor layer (1, 10), by dry-chemical etching of the SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50). The lateral wall progression of the micromechanical structure is formed by varying the germanium part in the SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) to be etched. There is a higher germanium part in regions that are to etched more aggressively. The variation of the germanium part in the SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) is adjusted by a method selected from a group wherein an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) having a varying germanium content is deposited, wherein germanium is introduced into a silicon semiconductor layer or an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50), wherein silicon is introduced into a germanium layer or an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50), and/or wherein a SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) is subjected to thermal oxidation.

Abstract translation: 本发明涉及一种方法，用于生产具有浮雕状侧壁轮廓或倾斜的角度可调，得到微机械结构由硅半导体基板（1，10）现有或沉积SiGe混合半导体层上的微机械结构（3A，3B，30，30A，30B ，50）由SiGe混合半导体层的干式化学蚀刻（3A，3B，30，30A，30B，50）出蚀刻通过改变（将被蚀刻SiGe混合半导体层3a，3b中的锗含量，得到的微机械结构的侧壁轮廓， 30，30A，30B，50）形成，在多个区域被蚀刻，较高的锗比例存在，其中一个选择，则SiGe混合半导体层中的锗比例（3A，3B，30，30A，30B，50）的通过的过程中的变化 该组包括SiGe混合半导体层（3A，3B，30，30A，30B，50）的沉积具有不同锗含量，引入的 锗到硅半导体层或SiGe混合半导体层（3A，3B，30，30A，30B，50），硅的掺入锗层或SiGe混合半导体层（3A，3B，30，30A，30B，50）和/或 由SiGe混合半导体层的热氧化（3A，3B，30，30A，30B，50）设置。

公开(公告)号：WO2016102609A1

公开(公告)日：2016-06-30

申请号：PCT/EP2015/081062

申请日：2015-12-22

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

Inventor： LANDIS, Stéphan ,  POSSEME, Nicolas ,  NOURI, Lamia

IPC: H01L21/306 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/311 ,  H01L31/0236 ,  H01L33/00 ,  G03F7/00 ,  B81C1/00

CPC classification number: H01L21/266 ,  B81C1/00103 ,  B81C1/0046 ,  B81C1/00587 ,  B81C2201/0136 ,  B81C2201/0153 ,  B82Y10/00 ,  B82Y40/00 ,  C23C14/042 ,  C23C14/48 ,  G03F7/0002 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3086 ,  H01L21/31111 ,  H01L21/31144 ,  H01L31/02363 ,  H01L31/0392 ,  H01L31/1852 ,  H01L33/007 ,  H01L33/20 ,  H01L33/22 ,  Y02E10/50

Abstract: L'invention porte notamment sur un procédé de réalisation de motifs ultérieurs dans une couche sous-jacente (120), le procédé comprenant au moins une étape de réalisation de motifs antérieurs dans une couche imprimable (110) surmontant la couche sous-jacente (120), la réalisation des motifs antérieurs comprenant une impression nanométrique de la couche imprimable (110) et laissent en place une couche continue formée par la couche imprimable (110) et recouvrant la couche sous-jacente (120), caractérisé en ce qu'il comprend l'étape suivante: au moins une étape de modification de la couche sous-jacente (120) par implantation (421) d'ions au sein de la couche sous-jacente (120), l'implantation (421) étant réalisée au travers de la couche imprimable (110) comprenant les motifs ultérieurs, les paramètres de l'implantation (421) étant choisis de manière à former dans la couche sous-jacente (120) des zones (122) implantées et des zones non implantées, les zones non implantées définissant les motifs ultérieurs et présentant une géométrie qui est fonction des motifs antérieurs.

Abstract translation: 本发明特别涉及用于在下层（120）中生成后续图案的方法，所述方法至少包括在覆盖下层（120）的可打印层（110）中生成先前图案的步骤，所述生产 包括可印刷层（110）的纳米压印并且留下由可印刷层（110）形成并覆盖下层（120）的连续层，其特征在于其包括以下步骤：至少一个 通过下层（120）中的离子注入（421）修改下层（120）的步骤，通过包括随后图案的可印刷层（110）执行注入（421），所述注入（421）参数 被选择以便在下层（120），植入区域（122）和非植入区域中形成，非植入区域限定后续图案并且具有取决于先前pa的几何形状 tterns。