公开(公告)号：CN102474992A

公开(公告)日：2012-05-23

申请号：CN201080034125.6

申请日：2010-08-04

Applicant: 日本特殊陶业株式会社

Inventor： 中西直也

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K1/0231 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16225 ,  H05K1/185 ,  H05K3/4602 ,  H05K2201/0187 ,  H05K2201/09345 ,  H05K2201/09609 ,  H05K2201/09627 ,  H05K2201/10674

Abstract: 提供一种即使通路导体组产生连接不良也可确保电位的供给路径并提高连接可靠性的电容内置布线基板，本发明的电容内置布线基板在芯材(11)中收容电容(50)，在其上下形成第1/第2堆积层(12、13)，具有连接到第1电位的第1通路导体组以及连接到第2电位的第2通路导体组，在电容(50)的表面电极层(51)上形成和第1通路导体组连接第1电极图案及与第2通路导体组连接的多个第2电极图案，在第1堆积层(12)的接近导体层(31)上形成连接到第1通路导体组的第1导体图案及连接到第2通路导体组的多个第2导体图案，第2电极图案和第2导体图案均具有连接规定个数的通路导体的图案形状，但延伸方向彼此正交。

公开(公告)号：CN103796423A

公开(公告)日：2014-05-14

申请号：CN201310533924.3

申请日：2013-10-30

Applicant: 飞思卡尔半导体公司 ,  意法半导体股份有限公司

Inventor： M·罗蒂格尼 ,  R·莫斯利 ,  P·比哈特 ,  G·埃金顿

IPC: H05K1/02 ,  H05K9/00 ,  H01L23/498 ,  H01L23/64

CPC classification number: H05K1/0231 ,  H05K1/0262 ,  H05K1/0298 ,  H05K2201/09309 ,  H05K2201/09327 ,  H05K2201/09336 ,  H05K2201/09345

Abstract: 描述一种印刷电路板，包括第一外层、第二外层和集成电路。集成电路具有电连接至接地参考的单个暴露的焊盘，其具有电连接至第一电源的第一电源引脚和电连接至第二电源的第二电源引脚，第一电源被配置为生成具有比由第二电源生成的第二电源电流的频率分量高的频率分量的第一电源电流。所述板还包括第一解耦电容器，第一解耦电容器具有与第一电源引脚电连接的第一端子并且具有第二端子，所述板包括被插入在第一外层和第二外层之间的内层，内层包括电连接至接地参考的金属层，所述板包括第一过孔，所述板包括金属层电连接的第二过孔，并且所述板包括具有电连接至第二电源的第一引脚并且具有电连接至接地参考的第二引脚的第二解耦电容器。

公开(公告)号：CN101909401B

公开(公告)日：2013-11-06

申请号：CN200910302951.3

申请日：2009-06-05

Applicant: 鸿富锦精密工业(深圳)有限公司 ,  鸿海精密工业股份有限公司

Inventor： 陈望佳 ,  周伟 ,  林有旭 ,  张锋

IPC: H05K1/00 ,  H05K1/02 ,  H05K1/11

CPC classification number: H05K1/025 ,  H05K1/0245 ,  H05K2201/09236 ,  H05K2201/09318 ,  H05K2201/09345 ,  H05K2201/09727

Abstract: 一种印刷电路板，包括一介质层，一置于所述介质层上方的信号线层，及并列设置于所述介质层下部两侧的一地平面层及一电源层，所述地平面层与电源层之间由介质层填充形成一间隔区，位于所述间隔区一侧的信号线层上分布至少一组信号线，所述一组信号线中靠近所述间隔区的信号线的宽度大于远离所述间隔区的信号线的宽度。所述印刷电路板通过增大靠近间隔区的信号线的宽度，使得靠近间隔区的信号线与远离间隔区的信号线的阻抗值一致，从而减小了因间隔区的存在给印刷电路板的信号传输性能带来的影响。

公开(公告)号：CN1717149B

公开(公告)日：2010-09-15

申请号：CN200510079925.0

申请日：2005-06-27

Applicant: 安迪克连接科技公司

Inventor： 约翰·M·劳弗尔 ,  詹姆斯·M·拉内尔达 ,  沃亚·R·马尔科维奇

IPC: H05K1/16 ,  H05K1/02 ,  H05K3/46

CPC classification number: H01L23/49811 ,  H01L2224/16225 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15311 ,  H05K1/0216 ,  H05K1/0256 ,  H05K1/056 ,  H05K3/0047 ,  H05K3/429 ,  H05K3/44 ,  H05K3/4641 ,  H05K2201/093 ,  H05K2201/09345 ,  H05K2201/09481 ,  H05K2201/09663 ,  H05K2201/0969 ,  H05K2203/0323 ,  H05K2203/1476 ,  Y10T29/49126 ,  Y10T29/49155 ,  Y10T29/49162 ,  Y10T29/49165 ,  Y10T29/49176 ,  H01L2224/0401

Abstract: 本发明提供一种电路化衬底，其包括复数个接续的敞开段，所述接续的敞开段在一导电层内界定多个面对的边缘部分以隔离所述导电层的分离部分，从而使所述层可用于不同的功能，例如在一包括所述衬底作为其一部分的产品(例如，电气组合件)内作为电源和接地元件。本发明还提供一种制造所述衬底的方法、一种利用所述衬底的电气组合件、一种同样利用所述衬底的多层电路化组合件及一种信息处理系统(例如一主计算机)。

公开(公告)号：CN101170106B

公开(公告)日：2010-06-02

申请号：CN200710181659.1

申请日：2007-10-22

Applicant: 国际商业机器公司

Inventor： 劳伊德·A.·沃斯 ,  弗兰西斯科·普雷达

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/498 ,  H01L21/60 ,  G06F17/50

CPC classification number: H01L23/50 ,  H01L23/5383 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/0253 ,  H05K1/0298 ,  H05K1/181 ,  H05K2201/09336 ,  H05K2201/09345 ,  H05K2201/10522 ,  H05K2201/10674 ,  Y02P70/611 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明公开了叠层芯片封装及其制造方法和系统。在对于封装的所有区域使用理想电压参考、并且仍可避免电压参考的非连续性的同时，用于在叠层封装中的多层连续地参考信号的机制从一层到另一层提供用于信号的连续通路。参考平面调整引擎分析封装设计，并且识别对于封装的所有区域的理想顶平面，所述封装的所有区域包括特定芯片下的区域和不在芯片下的区域。然后，参考平面调整引擎修改封装设计以重新定位地平面、源电压平面、信号平面和各层之间的通孔，以保持连续电压参考而不管顶层。参考平面调整引擎将得到的混合电压平面封装提供给设计分析引擎。封装制造系统制造封装。

公开(公告)号：CN100574560C

公开(公告)日：2009-12-23

申请号：CN200610061422.5

申请日：2006-06-30

Applicant: 鸿富锦精密工业(深圳)有限公司 ,  鸿海精密工业股份有限公司

Inventor： 许寿国 ,  刘建宏

IPC: H05K1/16 ,  H05K1/00 ,  H05K3/46

CPC classification number: H05K1/0216 ,  H05K2201/093 ,  H05K2201/09309 ,  H05K2201/09345 ,  H05K2201/09663

Abstract: 一种印刷电路板，所述印刷电路板包括一第一层和一第二层，所述第一层包括相互隔离的一第一电源层和一第一接地层，所述第二层包括相互隔离的一第二电源层和一第二接地层，所述第一电源层和所述第二电源层通过一第一过孔相连接，所述第一接地层和所述第二接地层通过一第二过孔相连接，所述第一层和所述第二层之间形成一电位差为零的空间，以抑制接地杂讯的传输和减少电磁干扰强度。

公开(公告)号：CN101170106A

公开(公告)日：2008-04-30

申请号：CN200710181659.1

申请日：2007-10-22

Applicant: 国际商业机器公司

Inventor： 劳伊德·A.·沃斯 ,  弗兰西斯科·普雷达

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/498 ,  H01L21/60 ,  G06F17/50

CPC classification number: H01L23/50 ,  H01L23/5383 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/0253 ,  H05K1/0298 ,  H05K1/181 ,  H05K2201/09336 ,  H05K2201/09345 ,  H05K2201/10522 ,  H05K2201/10674 ,  Y02P70/611 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明公开了叠层芯片封装及其制造方法和系统。在对于封装的所有区域使用理想电压参考、并且仍可避免电压参考的非连续性的同时，用于在叠层封装中的多层连续地参考信号的机制从一层到另一层提供用于信号的连续通路。参考平面调整引擎分析封装设计，并且识别对于封装的所有区域的理想顶平面，所述封装的所有区域包括特定芯片下的区域和不在芯片下的区域。然后，参考平面调整引擎修改封装设计以重新定位地平面、源电压平面、信号平面和各层之间的通孔，以保持连续电压参考而不管顶层。参考平面调整引擎将得到的混合电压平面封装提供给设计分析引擎。封装制造系统制造封装。

公开(公告)号：WO2015159783A1

公开(公告)日：2015-10-22

申请号：PCT/JP2015/061046

申请日：2015-04-09

Applicant: 日本電産サンキョー株式会社

Inventor： 五味　和広 ,  栗林　郁郎

IPC: H05K3/46 ,  G06F21/86 ,  G06K7/00

CPC classification number: G06F21/86 ,  G06K7/00 ,  G06K7/087 ,  G06K7/10009 ,  H05K1/0219 ,  H05K1/0275 ,  H05K2201/09345

Abstract: 　セキュリティ性が要求されるデータが不正に取得されるのを防止するための破壊検知パターンが形成されたプリント基板において、破壊検知パターンの断線や短絡の誤検知を防止することが可能なプリント基板を提供する。プリント基板７は、自身が断線したことおよび／または短絡したことを検知するための破壊検知パターンが形成される破壊検知パターン層３２と、破壊検知パターン層３２よりもＹ１方向側に配置される第１パターン層３１と、破壊検知パターン層３２よりもＹ２方向側に配置される第２パターン層３３と、第２パターン層３３よりもＹ２方向側に配置される信号パターン層３４～３６とを備えている。第１パターン層３１には、Ｙ１方向側から破壊検知パターンを覆うグランドパターンや電源パターンが形成され、第２パターン層３３には、Ｙ２方向側から破壊検知パターンを覆うグランドパターンや電源パターンが形成されている。

Abstract translation: 提供了一种其上形成有击穿检测图案的印刷电路板，用于防止敏感数据的非法获取，印刷电路板被配置为可以防止故障检测图案的断线或短路错误检测。 印刷电路板（7）包括击穿检测图案层（32），其中形成用于检测断开和/或短路的击穿检测图案，设置在比Y1方向侧更靠近Y1方向侧的第一图案层（31） 击穿检测图案层（32），比击穿检测图案层（32）更多地设置在Y2方向侧的第二图案层（33）以及比Y2方向侧更多配置的信号图案层（34〜36） 第二图案层（33）。 形成在第一图案层（31）中的是从Y1方向侧覆盖击穿检测图案的接地图案和电源图案。 形成在第二图案层（33）中的是从Y2方向侧覆盖击穿检测图案的接地图案和电源图案。

公开(公告)号：EP1455557B1

公开(公告)日：2013-02-27

申请号：EP03023937.0

申请日：2003-10-22

Applicant: ROBERT BOSCH GMBH

Inventor： Roozenbeck, Herman ,  Bayer, Uwe

IPC: H05K1/02 ,  H05K1/11

CPC classification number: H05K1/0216 ,  H05K1/0231 ,  H05K1/115 ,  H05K1/117 ,  H05K1/18 ,  H05K2201/0715 ,  H05K2201/09254 ,  H05K2201/09318 ,  H05K2201/09345 ,  H05K2201/09627 ,  H05K2201/10689

公开(公告)号：EP1455557A2

公开(公告)日：2004-09-08

申请号：EP03023937.0

申请日：2003-10-22

Applicant: ROBERT BOSCH GMBH

Inventor： Roozenbeck, Herman ,  Bayer, Uwe

IPC: H05K1/02

CPC classification number: H05K1/0216 ,  H05K1/0231 ,  H05K1/115 ,  H05K1/117 ,  H05K1/18 ,  H05K2201/0715 ,  H05K2201/09254 ,  H05K2201/09318 ,  H05K2201/09345 ,  H05K2201/09627 ,  H05K2201/10689

Abstract: Die vorliegende Erfindung stellt eine Trägervorrichtung (10) für elektrische Bauelemente bereit mit: einer ersten leitfähigen Ebene (23') zum Bereitstellen eines Bezugspotentials (23); und mindestens einer elektrisch von der ersten Ebene (23') isolierten zweiten Ebene (11') mit strukturierten Leitungen (11) zum Anbinden elektrischer Anschlusseinrichtungen (12) externer Bauelemente und zum Anbinden interner Bauelemente auf der Trägervorrichtung (10), wobei die Leitungen (11) zum Anbinden elektrischer Anschlusseinrichtungen (12) externer analoger Bauelemente und/oder Sensoren Bezugspotentialleitungen (16, 17) aufweisen, welche sich an einem ersten Stempunkt (18) sammeln, und die Leitungen (11) zum Anbinden interner Bauelemente Bezugspotentialleitungen (19, 20, 21) aufweisen, welche sich an einem zweiten Sternpunkt (22) sammeln und über mindestens eine Durchkontaktierungseinrichtung (23") mit der ersten Ebene (23') galvanisch gekoppelt sind und/oder die Durchkontaktierungseinrichtung (23") den ersten und/oder zweiten Stempunkt (18, 22) bildet.

Abstract translation: 矩形电路板（10）在形成在表面（11'）上的多个导体（11）的点（18,22）处具有在平坦顶部和底部表面之间的连接（23）。 电子电路的构造块包括电容器（26）和功能计算器（13）。 板上的端子（12）接收外部模拟信号n（14）和n + 1（15）和参考电位n（16）和n + 1（17）。