公开(公告)号：FR2950464A1

公开(公告)日：2011-03-25

申请号：FR0904500

申请日：2009-09-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： ROUSSEAU HUBERT

IPC: G11C16/02 ,  G06F12/02 ,  G06K19/073

Abstract: Procédé pour écrire et lire des données dans des cellules mémoire, comprenant les étapes consistant à : définir dans une première zone mémoire (A1) des pages de données effaçables et des blocs de données programmables et, en réponse à des commandes (WR) d'écriture de données (DT) : programmer des données dans des blocs effacés de la première zone mémoire, et programmer dans une seconde zone mémoire (A2) des structures de métadonnées (DSC) associées aux pages de données et comprenant, pour chaque page de données, un compteur d'usure contenant une valeur représentative du nombre de fois que la page a été effacée.

公开(公告)号：FR2934083B1

公开(公告)日：2010-09-10

申请号：FR0804063

申请日：2008-07-17

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TURLURE SEBASTIEN

IPC: H01L21/68

公开(公告)号：FR2939926A1

公开(公告)日：2010-06-18

申请号：FR0858732

申请日：2008-12-17

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS

IPC: G06F13/42

Abstract: L'invention concerne un procédé et système de transmission multi-canal sur un bus bifilaire comportant un signal de données (SDA) et un signal de synchronisation (SCL), des données d'un premier canal étant transmise par un codage d'état du signal de données pendant une période incluant un premier état du signal de synchronisation, des données d'un deuxième canal étant transmises par codage impulsionnel hors de ladite période.

公开(公告)号：FR2935503A1

公开(公告)日：2010-03-05

申请号：FR0855765

申请日：2008-08-28

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARTINEZ ALBERT ,  TEGLIA YANNICK

IPC: G06F12/14 ,  G06K19/073 ,  H04L9/28

Abstract: L'invention concerne un procédé de protection de l'exécution d'un algorithme de chiffrement ou de déchiffrement contre l'introduction d'une perturbation dans une étape mettant en oeuvre une ou plusieurs premières valeurs obtenues à partir de deuxième valeurs censées être invariantes et stockées dans une mémoire non volatile (14), dans lequel, lors d'une exécution de l'algorithme . une signature courante (SIGN') des premières valeurs est calculée ; cette signature courante est combinée avec une signature de référence (SIGN) préalablement mémorisée en mémoire non volatile (14) ; et le résultat de cette combinaison est pris en compte au moins dans l'étape de l'algorithme mettant en oeuvre lesdites premières valeurs.

公开(公告)号：FR2931289A1

公开(公告)日：2009-11-20

申请号：FR0853069

申请日：2008-05-13

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL

IPC: G11C16/00 ,  H01L21/8239 ,  H01L29/788

Abstract: L'invention concerne une mémoire non volatile (M) comprenant au moins des première et seconde cellules mémoire (CellB), comprenant chacune un transistor MOS à double grille (21, 23) de mémorisation (TB') ayant une couche isolante (22) interposée entre les deux grilles. La couche isolante (22) du transistor de mémorisation (TB') de la seconde cellule mémoire (CellB) comprend au moins une portion (29) moins isolante que la couche isolante du transistor de mémorisation de la première cellule mémoire.

公开(公告)号：FR2915604A1

公开(公告)日：2008-10-31

申请号：FR0703039

申请日：2007-04-26

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV AIX MARSEILL III PAUL CEZANNE

Inventor： MARTIN LIONEL ,  PETITJEAN GUILLAUME ,  DERRODE STEPHANE ,  KETCHANTANG WILLIAM

IPC: G06T7/00 ,  G06F21/00 ,  G06K9/00 ,  G07C9/00

Abstract: L'invention concerne un procédé de localisation de l'iris dans une image d'un oeil, comprenant des étapes de localisation de la pupille dans l'image, de détection de positions de sauts d'intensités de pixels situés sur une ligne (Cp,x) traversant la pupille et des zones de transition (TCI, TIC) entre l'iris (IR) et la cornée (CR), de part et d'autre de la pupille (P), et de détermination du centre et du rayon d'un cercle passant par les positions détectées des transitions.

公开(公告)号：FR2875348B1

公开(公告)日：2007-07-06

申请号：FR0409725

申请日：2004-09-14

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV PROVENCE AIX MARSEILLE 1

Inventor： BAS GILLES ,  CHEYNET DE BEAUPRE VINCENT ,  LAKHDAR ZAID ,  RAHAJANDRAIBE WENCESLAS

IPC: H03B5/12 ,  H03K3/011 ,  H03K3/03 ,  H03L7/099 ,  H04B1/40

Abstract: An oscillator is provided that includes an oscillating structure generating an output signal with a frequency that drifts as a function of a parameter of its environment, and a compensation circuit coupled to the oscillating structure. The oscillating structure has a ring structure that includes delay cells looped together, and the compensation circuit supplies a compensation signal to the oscillating structure. The compensation signal varies as a function of changes in the parameter in order to compensate for the drift in the frequency of the generated signal. This makes it possible to compensate for oscillator temperature drifts in the absence of a regulation loop.

公开(公告)号：FR2871940B1

公开(公告)日：2007-06-15

申请号：FR0406684

申请日：2004-06-18

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV D AIX MARSEILLE I

Inventor： MIRABEL JEAN MICHEL ,  REGNIER ARNAUD ,  BOUCHAKOUR RACHID ,  LAFFONT ROMAIN ,  MASSON PASCAL

IPC: H01L29/788 ,  G11C16/04 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/423

Abstract: The present invention relates to a floating-gate MOS transistor, comprising drain and source regions implanted into a silicon substrate, a channel extending between the drain and source regions, a tunnel oxide, a floating gate, a gate oxide and a control gate extending according to a determined gate length. According to the present invention, the control gate comprises a small gate and a large gate arranged side by side and separated by an electrically insulating material. Application to the production of memory cells without access transistor, and to the implementation of an erase-program method with reduced electrical stress for the tunnel oxide.

公开(公告)号：FR2880473B1

公开(公告)日：2007-04-06

申请号：FR0453260

申请日：2004-12-30

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BOIVIN PHILIPPE

IPC: H01L21/8246 ,  G11C11/15 ,  H01L27/22 ,  H01L43/12

Abstract: A memory element for a magnetic RAM, contained in a recess of an insulating layer, the recess including a portion with slanted sides extending down to the bottom of the recess, the memory element including a first magnetic layer portion substantially conformally covering the bottom of the recess and the recess portion with slanted sides and in contact, at the level of the bottom of the recess, with a conductive portion, a non-magnetic layer portion substantially conformally covering the first magnetic layer portion and a second magnetic layer portion covering the non-magnetic layer portion.

公开(公告)号：FR2885469A1

公开(公告)日：2006-11-10

申请号：FR0504591

申请日：2005-05-04

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV PROVENCE

Inventor： DURAND BENOIT ,  FRASCHINI CHRISTOPHE ,  COURMONTAGNE PHILIPPE ,  COLLARD BOVY ANNE ,  MEILLERE STEPHANE

IPC: H04L27/18

Abstract: L'invention concerne un dispositif de traitement numérique (30) d'un signal modulé, disposé en entrée d'une chaîne de réception radio-fréquences, adapté à un système de transmission utilisant un étalement de spectre à séquence directe, comprenant un convertisseur analogique-numérique (31) opérant un sous-échantillonnage du signal reçu induisant un recouvrement de la plage de fréquences du signal utile sous-échantillonné par la plage de fréquences d'un signal perturbateur, des moyens de démodulation (34) couplés en sortie du convertisseur (31) pour ramener le signal utile sous-échantillonné en bande de base, un filtre passe-bas couplé en sortie des moyens de démodulation et un filtre (36) adapté au code d'étalement utilisé, ledit dispositif étant caractérisé en ce qu'il comprend un bloc de filtrage supplémentaire (37) disposé entre le filtre passe-bas et le filtre adapté, pour mettre en oeuvre un filtrage adapté stochastique améliorant le rapport signal à bruit en entrée du filtre adapté.