-
公开(公告)号：KR1019990030780A
公开(公告)日：1999-05-06
申请号：KR1019970051196
申请日：1997-10-06
Applicant: 한국전자통신연구원
IPC: H01L27/10
Abstract: 본 발명은 고전압 소자의 항복 전압 및 온(On) 저항을 개선하고 제조 공정을 단순화하기 위한 역 방향 웰 구조를 갖는 전력 집적회로 소자의 제조 방법에 관한 것이다.
일반적으로 고전압 소자에 있어서, 드레인에 인가된 고전압을 소자 내부 및 외부의 낮은 배경 전압에 대하여 전압 항복없이 지탱시키는 것으로 p형 기판 상에 비저항이 높은 에피층을 두껍게 성장시킨 후, 이 에피층에 농도가 낮고 접합 깊이가 깊은 웰과 농도가 낮은 드리프트 영역의 접합을 형성하는 방법이 이용되었다. 그러나, 종래의 방법은 깊은 웰의 표면 농도가 불필요하게 높아 고전압 소자의 표면 농도가 낮은 드리프트 영역을 만들기가 어렵고, 또한 깊은 웰은 p형 기판으로 갈수록 농도가 낮아져 소자 동작시 펀치쓰루우가 쉽게 일어나는 문제점이 발생하였다. 따라서 본 발명은 p형 기판에 매몰층을 형성한 후 에피층을 형성시키고, 매몰층으로부터 상,하로 불순물을 확산하는 방법을 사용함으로서, 깊은 웰의 표면 농도가 불필요하게 높아지는 것을 방지할 수 있어 농도가 낮은 드리프트 영역의 n형 또는 p형 깊은 접합을 만들기가 용이하며, 드리프트 하부 영역의 웰 농도가 고농도의 구조로 이루어지므로 소자 동작시 드리프트 영역의 RESURF 효과를 극대화할 수 있고, 고전압 소자의 드리프트 영역과 p형 기판과의 펀치쓰루우를 방지할 수 있다.-
公开(公告)号：KR1019980050464A
公开(公告)日：1998-09-15
申请号：KR1019960069287
申请日：1996-12-20
Applicant: 한국전자통신연구원
IPC: H01L27/02
Abstract: 아날로그 CMOS IC(집적회로: integrated circuits)에는 CMOS 소자와 수동소자(저항, 캐패시터 등)가 포함된다. 아날로그 CMOS IC를 제조하는 방법은 CMOS 소자를 제작한 후 수동소자를 제작하는 방법과 다결정실리콘을 이용하여 저항과 캐패시터의 하층 전극을 먼저 형성한 후에 캐패시터 절연막을 형성하고 게이트 절연막을 성장시킨 후 게이트 전극을 형성하여 CMOS 소자과 다결정실리콘 캐패시터를 제작하는 방법이 있다. 후자의 방법은 저항 소자를 먼저 제작하고 CMOS 소자를 제작함으로서 수동소자를 제작할 때 CMOS 소자에 미치는 영향을 줄일 수 있지만, 전체 공정이 복잡해질 뿐만아니라 CMOS 소자의 균일성과 재현성에 문제가 발생된다. 전자는 CMOS 소자를 제작하고 수동소자를 제작하기 때문에 CMOS 소자의 특성의 재현성과 균일성이 우수하게 할 수 있으나, 수동소자를 제작할 때 CMOS 소자에 영향을 미칠 수 있게 된다.
따라서 본 발명에서는 아날로그 CMOS IC 제조공정에 있어서 CMOS 소자의 특성을 나쁘게 하지 않고 수동소자를 제작하는 방법에 관한 것이다. 이 방법은 CMOS 소자를 제작한 후에 산소나 기타 불순물이 투과되지 않는 질화막을 소자가 형성되는 전면에 증착후에 수동소자인 캐패시터가 형성되는 부분의 질화막을 제거하고 캐패시터 절연막을 형성한 다음에 저항과 다결정실리콘 캐패시터의 상층 전극인 다결정실리콘을 증착하여 수동소자를 제작하는 것이다. 이 방법은 캐패시터 절연막을 형성하기 위하여 다결정실리콘을 산화시키거나 저압화학증착법으로 절연막을 증착시킬 때 CMOS 소자 채널 가장자리에 산화막이 성장되거나 소자에 불순물이 도입되어 소자의 특성이 나빠지는 것을 억제할 수 있다.-
公开(公告)号：KR1019980037011A
公开(公告)日：1998-08-05
申请号：KR1019960055693
申请日：1996-11-20
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 금속배선용 박막의 형성방법에 관한 것으로, 특히, 반도체 소자의 금속배선용 박막으로 사용되는 알루미늄(Al)과 알루미늄/구리(AlCu) 박막의 건식식각시 부식을 방지할 수 있는 금속배선용 박막을 형성하는 방법에 관한 것이다. 본 발명에 따른 금속배선용 박막의 형성방법은, 반도체 제조공정중 금속배선공정에 있어서, 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD)법에 의해 반도체 기판(1) 상에 알루미늄 또는 알루미늄/구리의 단결정 금속박막을 증착하는 과정을 포함하는 것을 특징으로 하며, 본 발명에 따르면, 금속배선용 박막의 건식식각후, 금속배선(5a)의 단면 형상이 종래기술과 달리 미끈하며, 건식식각후에도 금속배선(5a)이 전혀 부식되지 않으므로, 금속박막의 일렉트로마이그레이션(electro-migration) 현상을 억제하는 효과를 가져와, 배선의 전기적 신뢰성에 매우 좋은 효과가 있다.
-
公开(公告)号：KR100137593B1
公开(公告)日：1998-06-01
申请号：KR1019940028976
申请日：1994-11-05
Applicant: 한국전자통신연구원
IPC: H01L21/31 , H01L21/316
Abstract: 본 발명 반도체 소자제조용 절연막을 제조하기 위한 장치에 관한 것으로 특히 산화막 성장속도를 빠르게 할 뿐만아니라 저온에서도 박막 균일도가 우수한 산화막을 형성하거나 저온에서 열처리를 하기 위한 오존고압 산화방법에 관한 것이다.
종래의 열산화 방법은 800℃이하의 온도에서 열산화막을 성장시킬 경우 너무 성장속도가 느리며 공정이 어렵고, 600℃이하의 저온절연막 방법은 실리콘 기판과 산화막 사이의 계면을 불균일하고 전기적인 특성과 박막의 균일도가 좋지 못한 문제점 등이 발생하였다.
본 발명은 상술한 문제점들을 극복하기 위한 것으로 공정가스로 오존(O
3 )과 산소를 사용하고 여기에 자외선을 조사하므로써 산화속도를 증가시키고 보다 낮은 온도에서 양질의 산화막이 성장되도록 한 것이다.-
公开(公告)号：KR1019970030935A
公开(公告)日：1997-06-26
申请号：KR1019950042597
申请日：1995-11-21
Applicant: 한국전자통신연구원
IPC: H01J31/15
Abstract: 본 발명은 실리콘 팁을 갖는 필드 에미션 디스플레이 소자 제조방법에 관한 것으로서, 종래기술의 열산화막을 마스킹층으로 활용하여 실리콘 식각을 수행함으로써 제조공정이 복잡하고 팁의 전자방출이 효율이 저하되며, 홈의 발생빈도가 높았던 문제점을 해결하기 위해 본 발명은 감광막 패턴을 마스킹층으로 하여 언더 컷(under-cut)형태의 단면형상 특성을 갖는 실리콘 팁을 실리콘 기판을 식각해서 얻은 후 실리콘 팁 위에와 실리콘 팁 이외의 부분에서 단차 피복성이 좋지 않은 증착 산화막을 동시에 형성시킬 때 서로 분리되어 형성됨으로써 제조공정 감축, 홈 발생빈도 감소에 따른 수율 향상, 팁의 방출효율 향상등의 효과를 얻을 수 있는 것이다.
-
Patent Agency Ranking
公开(公告)号：KR1019960026136A
公开(公告)日：1996-07-22
申请号：KR1019940036335
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H01L21/205
Abstract: 본 발명은 ULSI 소자 제작에 있어서 이를 응용한 소자특성을 향상시킬 수 있도록, 특히 불순물에 대하여 치밀한 확산장벽 특성이 요구되는 절연막 및 보호막으로 유용한 고 품위의 질화 규소막을 400℃ 이하의 저온공정으로 형성하는 방법에 관한 것이다.
특히, 본 발명의 방법에 의하면 고온 화학증착에 의한 질화규소(Si
3 N
4 )와 유사한 화학조성을 가지는 박막의 형성이가능하므로, 화합물 반도체 소자의 불순물 확산 방지층 및 박막 트랜지스터(TFT)의 게이트 절연층 등으로의 활용도 기대된다.
본 발명에서는 플라즈마 화학기상 증착기에서 반응기체로써 SiH
2 +N
2 혼합기체를 사용하되, 수십Å의 박막증착과 그 직후 N
2 플라즈마 처리를 주기적으로 반복함으로써 필요한 두께의 질화규소막을 형성하는 방법을 사용하는데, 이 방법은 통상의 평행판 플라즈마 화학기상 증착기에서도 실시할 수 있을 뿐만 아니라, 형성되는 질화규소막내에 수소농도를 최소화할 수 있고, 안정적인 Si/N조성비를 유지할 수 있는 등의 장점이 있다.-
公开(公告)号：KR1019960019505A
公开(公告)日：1996-06-17
申请号：KR1019940028804
申请日：1994-11-03
Applicant: 한국전자통신연구원
IPC: H01L21/265 , H01L21/31
Abstract: 본 발명은 반도체 초고집적회로(ULSI)의 제조공정에서 금속층간 절연막(IMD : inter metal dielectric)의 SOG(spin-on glass)를 사용하는 반도체 장치의 제조방법에 관한 것으로, 특히 플라즈마 방법을 이용하여 양질의 SOG 박막을 형성시킬 수 있는 경화(curing) 방법에 관한 것이다.
본 발명은 절연막으로 SOG(Spin-On Glass)를 사용하는 반도체 장치의 제조방법에 있어서, SOG의 경화처리(curing)를 플라즈마 방법, 또는 기존의 열처리 방법과 병하여 수행함으로써, SOG막 내에 잔류하는 Si-OH 결합 및 휘발성 유기물과 H
2 O를 제거한다. -
-
-
-
-
-
-
Search Results
225
records
(took 0.02 seconds)
