公开(公告)号：WO2015194313A1

公开(公告)日：2015-12-23

申请号：PCT/JP2015/064686

申请日：2015-05-22

Applicant: 株式会社村田製作所

Inventor： 馬場貴博 ,  若林祐貴

IPC: H01P3/08 ,  H01P3/18 ,  H05K1/02

CPC classification number: H01P3/08 ,  H01P3/085 ,  H01P3/088 ,  H01P3/18 ,  H05K1/02 ,  H05K1/0219 ,  H05K3/4685 ,  H05K2201/09236 ,  H05K2201/09272 ,  H05K2201/09618 ,  H05K2201/09672

Abstract: 　伝送線路部材（１０）は、複数の誘電体層を積層した誘電体素体（６０）を備える。誘電体素体（６０）の内部には第１信号導体（２０１）、第２信号導体（２０２）、およびグランド導体（３０３）を備える。第１信号導体（２０１）は、伝送方向の両端となる第１端部の信号導体（２１１）および第２端部の信号導体（２１２）と、メイン導体部となる信号導体（２１０）と、を有する。第２信号導体（２０２）を構成する信号導体（２２０）とメイン導体部（２１０）とは、異なる誘電体層に形成されている。第２信号導体（２０２）を構成する信号導体（２２１）と第１信号導体（２０１）を構成する信号導体（２１１）とは、同じ誘電体層に形成されている。グランド導体（３０３）は、積層方向において信号導体（２１０，２２０）間に、幅広な形状で配置されている。

Abstract translation: 该传输线构件（10）设置有电介质元件（60），多个电介质层层叠在该电介质元件（60）中。 电介质元件（60）内部设置有第一信号导体（201），第二信号导体（202）和接地导体（303）。 第一信号导体（201）包括在传输方向上形成第一信号导体的两端的第一端信号导体（211）和第二端信号导体（212），以及形成信号导体 主导体部分是第一个信号导体。 构成第二信号导体（202）和主导体部（210）的信号导体（220）形成在不同的电介质层中。 构成第二信号导体（202）的信号导体（221）和构成第一信号导体（201）的信号导体（211）形成在相同的电介质层中。 接地导体（303）在层叠方向上在信号导体（210,220）之间布置成宽形状。

公开(公告)号：WO2015021583A1

公开(公告)日：2015-02-19

申请号：PCT/CN2013/081266

申请日：2013-08-12

Applicant: TELEFONAKTIEBOLAGET L M ERICSSON (PUBL) ,  ZHOU, Bo

Inventor： ZHOU, Bo ,  LIU, Kun ,  CHEN, Junyou

IPC: H01P1/203

CPC classification number: H05K1/115 ,  H01P1/2039 ,  H01P5/028 ,  H05K1/0251 ,  H05K1/0306 ,  H05K1/0313 ,  H05K1/09 ,  H05K1/116 ,  H05K1/162 ,  H05K3/10 ,  H05K3/4038 ,  H05K3/46 ,  H05K3/4629 ,  H05K3/4632 ,  H05K2201/0141 ,  H05K2201/0175 ,  H05K2201/09672

Abstract: The present disclosure provides a via transition, comprising: two end segments; high-impedance segments and low-impedance segments. The high-impedance segments and the low-impedance segments are alternately arranged between the two end segments, and the via transition is formed in a substrate. The disclosure also provides a power divider comprising the via transition and a method of fabricating the low-pass via transition.

Abstract translation: 本公开提供了一种通孔转换，包括：两个端部段; 高阻抗段和低阻抗段。 高阻抗段和低阻抗段交替地布置在两个端段之间，并且通孔转变形成在衬底中。 本公开还提供了包括通孔转换的功率分配器和制造低通通孔转换的方法。

公开(公告)号：WO2014110480A2

公开(公告)日：2014-07-17

申请号：PCT/US2014011223

申请日：2014-01-13

Applicant: QUALCOMM INC

Inventor： ZUO CHENGJIE ,  KIM JONGHAE ,  VELEZ MARIO FRANCISCO ,  LAN JE-HSIUNG ,  KIM DAEIK ,  YUN CHANGHAN ,  BERDY DAVID F ,  MIKULKA ROBERT P ,  NORWAK MATTHEW M ,  ZHANG XIANGDONG ,  SEE PUAY H

IPC: H03H7/46

CPC classification number: H03H7/461 ,  H01F2017/0026 ,  H01F2017/004 ,  H01L23/15 ,  H01L23/481 ,  H01L23/49827 ,  H01L23/5223 ,  H01L23/5227 ,  H01L23/64 ,  H01L23/66 ,  H01L2924/0002 ,  H03H3/00 ,  H03H7/1758 ,  H03H7/1766 ,  H03H7/1791 ,  H03H7/463 ,  H03H2001/0021 ,  H05K1/0233 ,  H05K1/0306 ,  H05K1/165 ,  H05K2201/09627 ,  H05K2201/09672 ,  H05K2201/10015 ,  H05K2201/10098 ,  Y10T29/49128 ,  H01L2924/00

Abstract: A diplexer includes a substrate having a set of through substrate vias. The diplexer also includes a first set of traces on a first surface of the substrate. The first traces are coupled to the through substrate vias. The diplexer further includes a second set of traces on a second surface of the substrate that is opposite the first surface. The second traces are coupled to opposite ends of the set of through substrate vias. The through substrate vias and the traces also operate as a 3D inductor. The diplexer also includes a capacitor supported by the substrate.

Abstract translation: 双工器包括具有一组通过衬底通孔的衬底。 双工器还包括在衬底的第一表面上的第一组迹线。 第一迹线耦合到贯穿衬底通孔。 双工器还包括与第一表面相对的在衬底的第二表面上的第二组迹线。 第二迹线耦合到该组通过衬底通孔的相对端。 直通衬底通孔和迹线也作为3D电感器工作。 双工器还包括由基板支撑的电容器。

公开(公告)号：WO2014045792A1

公开(公告)日：2014-03-27

申请号：PCT/JP2013/072406

申请日：2013-08-22

Applicant: 日本電気株式会社

Inventor： 堺　淳

IPC: H01P3/02 ,  H01P1/203 ,  H05K1/02 ,  H05K3/46

CPC classification number: H01P1/203 ,  H01P1/2039 ,  H05K1/0228 ,  H05K1/0251 ,  H05K2201/09254 ,  H05K2201/09672 ,  H05K2201/09781

Abstract: 　回路基板（１０）は、２層以上の配線層（例えば、第一配線層（１１）及び第二配線層（１２））を有している。これら２層以上の配線層には、信号配線（１３）と、信号配線（１３）に対して並列に配置されたグランド配線（１４）と、共振線（線状導体）（１６）と、が形成されている。信号配線（１３）は、第一配線層（１１）に配置されている。共振線（１６）は、共振線（１６）の少なくとも一部分と信号配線（１３）の一部分とが互いに上下に重なるように、第二配線層（１２）に配置されている。共振線（１６）がグランド配線（１４）に対して接続され、かつ共振線（１６）の少なくとも一つの端（１６１）は開放端となっている。

Abstract translation: 电路基板（10）具有两层以上的布线层（例如，第一布线层（11）和第二布线层（12））。 这两个或更多个布线层中形成有信号线（13），与信号线（13）平行布置的接地线（14）和谐振线（线状导体）（16）。 信号线（13）设置在第一布线层（11）中。 谐振线（16）设置在第二布线层（12）中，使得谐振线（16）的至少一部分和信号线（13）的一部分垂直重叠。 谐振线路（16）连接到地线（14），并且谐振线路（16）的至少一个端部（161）是开放端。

公开(公告)号：WO2013018172A1

公开(公告)日：2013-02-07

申请号：PCT/JP2011/067519

申请日：2011-07-29

Applicant: 日本碍子株式会社 ,  谷 信 ,  平井 隆己 ,  矢野 信介 ,  七瀧 努

Inventor： 谷　信 ,  平井　隆己 ,  矢野　信介 ,  七瀧　努

IPC: H01L23/13 ,  H01L23/32 ,  H05K3/46

CPC classification number: H01L23/49822 ,  H01L23/15 ,  H01L23/49827 ,  H01L2924/0002 ,  H05K3/4629 ,  H05K2201/0191 ,  H05K2201/068 ,  H05K2201/09227 ,  H05K2201/09236 ,  H05K2201/09672 ,  H01L2924/00

Abstract: 　温度変化に伴って半導体素子と基板との間に作用する熱応力を低減することができ、且つ（多層配線層を含む）基板全体として高い機械的強度（剛性）を有する配線基板を提供する。半導体素子に近い熱膨張率を有するセラミック基材と基材中に埋設された内層配線とを一体的に焼結し、内層配線における多層配線層に相当する微細な導体構造が所定の幅、層内間隔、及び層間間隔を有するように配線基板を構成する。これにより、半導体素子が接合された状態において当該基板が温度変化に曝される際に半導体素子と当該基板との間に作用する熱応力を抑制し、当該基板の剛性を維持し、温度サイクル信頼性を高める。更に、当該基板における内層配線の導通不良や絶縁不良をも低減する。

Abstract translation: 提供一种布线基板，其能够降低由于温度变化而对半导体元件与板之间的热应力的降低，并且作为整个板（包括多层布线层）具有高的机械强度（刚性）。 布线板通过一体烧结具有接近于半导体元件的热膨胀系数的陶瓷基材和嵌入基材的内层布线而构成，使得与内层中的多层布线层相当的细导体结构 布线具有预定的宽度，内层间隔和层间间隔。 因此，当半导体元件与其结合的状态下板受到温度变化的抑制时，半导体元件与板之间的热应力被抑制，板的刚性被保持，并且提高了温度循环的可靠性 。 此外，板的内层布线的导通故障和绝缘故障也降低。

公开(公告)号：WO2012008171A1

公开(公告)日：2012-01-19

申请号：PCT/JP2011/053144

申请日：2011-02-15

Applicant: 株式会社 村田製作所 ,  南條 純一 ,  坂本 宙樹

Inventor： 南條　純一 ,  坂本　宙樹

IPC: H05K3/46 ,  H01F17/00

CPC classification number: H05K1/165 ,  H01F3/14 ,  H01F17/0033 ,  H05K3/4629 ,  H05K2201/0215 ,  H05K2201/09672

Abstract: 空隙を形成しても、ブレイク不良やクラックが生じにくいコイル内蔵基板を提供する。　基板本体１２の絶縁層が積層された積層方向に透視すると、互いに重なり合う第１のコイル要素３２ａ～３２ｃの内周より内側に、互いに重なり合う第２のコイル要素３４ａ，３４ｂが形成されている。空隙部４０は、少なくとも一つのコイル要素３４ａ，３４ｂ及び当該コイル要素３４ａ，３４ｂに接している一つの絶縁層と当該コイル要素３４ａ，３４ｂに対向する他の一つの絶縁層との間に連続して、当該コイル要素３４ａ，３４ｂが露出するように形成され、かつ、積層方向に透視すると互いに重なり合っている第１のコイル要素３２ａ～３２ｃの外周との間に間隔と設けて該外周より内側、かつ互いに重なり合っている第２のコイル要素３４ａ，３４ｂの内周より外側に、環状に形成されている。

Abstract translation: 提供了具有嵌入式线圈的基板，即使形成空腔也不容易发生断裂缺陷或裂纹。 当以层叠方式从基板主体（12）的绝缘层叠层的层叠方向观察时，相互重叠的第二线圈元件（34a，34b）相互重叠的第一线圈元件（32a-32c）的内周进一步向内侧形成， 。 在四个线圈元件（34a，34b）中的至少一个与一个或多个线圈元件（34a，34b）相邻的一个绝缘层之间连续形成空穴（40），并且与线圈元件 （34a，34b），使得线圈元件（34a，34b）露出; 并且当从分层方向的角度来看时，形成为比相互重叠的第一线圈元件（32a-32c）的外周更向内的环形形状，间隔设置在所述外周之间，并且进一步向外相对于相互重叠的内圆周 重叠的第二线圈元件（34a，34b）。

公开(公告)号：WO2011029757A1

公开(公告)日：2011-03-17

申请号：PCT/EP2010/062785

申请日：2010-09-01

Applicant: MICHALK, Manfred

Inventor： MICHALK, Manfred

IPC: H05K3/10 ,  H05K1/18 ,  G06K19/077 ,  H01F41/04 ,  H01L21/48 ,  H01Q1/38

CPC classification number: H05K1/162 ,  G06K19/07749 ,  G06K19/07779 ,  H01F41/074 ,  H01L24/85 ,  H01L2224/78 ,  H01L2224/85 ,  H01L2224/85205 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/12042 ,  H01Q7/00 ,  H01Q9/27 ,  H05K3/103 ,  H05K3/30 ,  H05K2201/09245 ,  H05K2201/09672 ,  H05K2201/1028 ,  Y10T156/10 ,  Y10T156/17 ,  H01L2924/00 ,  H01L2224/45099

Abstract: Die Erfindung betrifft eine Schaltungsanordnung (1) mit einer vorgegebenen elektrischen Kapazität, umfassend ein Substrat (S) mit zumindest einem metallischen, elektrisch leitfähigen Leiterband (L, Lb, Ls). Erfindungsgemäß ist zumindest ein erster Leiterbandabschnitt (LA1) auf dem Substrat (S) angeordnet und zumindest ein zweiter Leiterbandabschnitt (LA2, LA3, LA4) ist zumindest bereichsweise auf dem ersten Leiterbandabschnitt (LA1) angeordnet, wobei zwischen den Leiterbandabschnitten (LA1, LA2, LA3, LA4) eine elektrisch isolierende Schicht (iS) angeordnet ist, welche ein Dielektrikum bildet. Des Weiteren betrifft die Erfindung ein Verfahren und eine Vorrichtung (2) zur Herstellung einer Schaltungsanordnung (1) mit einer vorgegebenen elektrischen Kapazität.

Abstract translation: 本发明涉及一种电路装置（1）具有预定的电容，包括具有至少一个金属，导电带（L，LB，LS）的基板（S）。 根据本发明，至少在基板（S）上的第一导体条部分（LA1）布置，并且至少一个第二导体条部（LA2，LA3，LA4）是（LA1）至少部分布置在所述第一导体条部分，其中（导体条部LA1，LA2，LA3之间 ，LA4）的电绝缘层（IS）被布置，其形成电介质。 此外，本发明提供一种方法和用于生产的电路装置（1）配有一个预定电容量的担忧的装置（2）。

公开(公告)号：WO2009017232A1

公开(公告)日：2009-02-05

申请号：PCT/JP2008/063899

申请日：2008-08-01

Applicant: 信越ポリマー株式会社 ,  川口 利行 ,  田原 和時 ,  佐賀 努

Inventor： 川口 利行 ,  田原 和時 ,  佐賀 努

IPC: H05K1/02 ,  H01P3/08 ,  H05K9/00

CPC classification number: H01P3/08 ,  H05K1/0234 ,  H05K1/167 ,  H05K2201/09236 ,  H05K2201/09318 ,  H05K2201/09336 ,  H05K2201/09672

Abstract: 　電源線路を伝わる伝導ノイズを抑制でき、電源電圧の安定化を図るとともに、電源線路またはグランド層を介在して伝わる信号伝送線路クロストークを、抵抗層に影響されることなく低減できる伝導ノイズ抑制構造体および配線回路基板を提供する。同一面上に互いに離間して設けられた電源線路１１および信号伝送線路１２と、電源線路１１および信号伝送線路１２と離間して対向配置されたグランド層１３と、電源線路１１およびグランド層１３と離間して対向配置された抵抗層１４とを有し、抵抗層１４が電源線路１１と対向している領域（Ｉ）および電源線路１１と対向していない領域（II）を有し、抵抗層１４と信号伝送線路１２とが離間している伝導ノイズ抑制構造体１０。

Abstract translation: 提供一种传导噪声抑制结构，其可以抑制通过电源线传输的传导噪声，稳定电源电压并且减小通过电源线或接地层传输的信号传输线串扰，而不受电阻层的影响。 还提供了布线电路板。 导电噪声抑制结构（10）设置有通过分离布置在同一表面上的电源线（11）和信号传输线（12） 通过与电源线和信号传输线分离而布置成面向电源线（11）和信号传输线（12）的接地层（13）; 以及通过与电源线和接地层分离而布置成面对电源线（11）和接地层（13）的电阻层（14）。 电阻层（14）具有面向电源线（11）的区域（I）和不面向电源线（11）的区域（II）。 电阻层（14）和信号传输线（12）分开。

公开(公告)号：WO2007047891A3

公开(公告)日：2008-02-28

申请号：PCT/US2006040977

申请日：2006-10-20

Applicant: MCKINZIE WILLIAM E III

Inventor： MCKINZIE WILLIAM E III

IPC: H05K1/02

CPC classification number: H01P1/20 ,  H01P1/2005 ,  H05K1/0218 ,  H05K1/0231 ,  H05K1/0233 ,  H05K1/0236 ,  H05K1/0239 ,  H05K1/162 ,  H05K1/165 ,  H05K1/181 ,  H05K2201/093 ,  H05K2201/09318 ,  H05K2201/09609 ,  H05K2201/09663 ,  H05K2201/09672 ,  H05K2201/0969 ,  H05K2201/09718 ,  Y10T29/49018 ,  Y10T29/49117 ,  Y10T29/4913 ,  Y10T29/49155

Abstract: A hybrid electromagnetic bandgap (EBG) structure for broadband suppression of noise on printed wiring boards includes an array of coplanar patches interconnected into a grid by series inductances, and a corresponding array of shunt LC networks connecting the coplanar patches to a second conductive plane. This combination of series inductances and shunt resonant vias lowers the cutoff frequency for the fundamental stopband. The series inductances and shunt capacitances may be implemented using surface mount component technology, or printed traces. Patches may also be interconnected by coplanar coupled transmission lines. The even and odd mode impedances of the coupled lines may be increased by forming slots in the second conductive plane disposed opposite to the transmission line, lowering the cutoff frequency and increasing the bandwidth of the fundamental stopband. Coplanar EBG structures may be integrated into power distribution networks of printed wiring boards for broadband suppression of electromagnetic noise.

Abstract translation: 用于宽带抑制印刷电路板上的噪声的混合电磁带隙（EBG）结构包括通过串联电感互连到电网中的共面贴片阵列，以及将共面贴片连接到第二导电平面的相应阵列的分流LC网络。 串联电感和并联谐振通孔的组合降低了基波阻带的截止频率。 串联电感和分流电容可以使用表面贴装元件技术或印刷迹线实现。 补片也可以通过共面耦合传输线相互连接。 可以通过在与传输线相对布置的第二导电平面中形成槽，降低截止频率并增加基带阻带的带宽来增加耦合线的偶模和奇模阻抗。 共面EBG结构可以集成到用于宽带抑制电磁噪声的印刷线路板的配电网络中。

公开(公告)号：WO2005099028A3

公开(公告)日：2005-12-22

申请号：PCT/US2005010300

申请日：2005-03-28

Applicant: HARRIS CORP

Inventor： PROVO TERRY ,  THOMSON ANDREW J

IPC: H01G4/20 ,  H01G4/26 ,  H01L21/425 ,  H01L21/4763 ,  H01L21/8242 ,  H01L23/498 ,  H01P3/06 ,  H05K1/16 ,  H05K3/40 ,  H05K3/46

CPC classification number: H01L23/49822 ,  H01L2924/0002 ,  H01L2924/09701 ,  H05K1/0239 ,  H05K1/162 ,  H05K3/4061 ,  H05K3/4069 ,  H05K3/4614 ,  H05K2201/096 ,  H05K2201/09672 ,  H01L2924/00

Abstract: Embedded capacitors and a method for manufacturing the embedded capacitors. The method can include the steps of forming at least one bore (115) in a dielectric substrate (100). The dielectric substrate can be mechanically punched or laser cut to form the bore. The bore can be filled with a conductive material (250) to form a first electrode (470). A conductor (360) can be formed on the dielectric substrate, the conductor not being electrically continuous with the first electrode. A depth and/or cross sectional area of the bore can be selected to provide a desired amount of capacitive coupling between the electrode and the conductor. At least a second bore can be formed in the dielectric substrate and filled with a conductive material to form a second electrode. The second electrode can be electrically connected to the first electrode.

Abstract translation: 嵌入式电容器和用于制造嵌入式电容器的方法。 该方法可以包括在电介质基底（100）中形成至少一个孔（115）的步骤。 电介质衬底可以机械冲孔或激光切割以形成孔。 孔可以填充有导电材料（250）以形成第一电极（470）。 导体（360）可以形成在电介质基板上，导体不与第一电极电连续。 孔的深度和/或横截面积可以被选择以提供电极和导体之间的期望量的电容耦合。 至少第二孔可以形成在电介质基板中并且填充有导电材料以形成第二电极。 第二电极可以电连接到第一电极。