-
公开(公告)号：CN117528903A
公开(公告)日：2024-02-06
申请号：CN202310967075.6
申请日：2023-08-02
Applicant: 揖斐电株式会社
Abstract: 本发明提供布线基板以及布线基板的制造方法，布线基板包含绝缘性和电特性优异的微细布线。实施方式的布线基板(1)包含绝缘层(33)和形成在绝缘层(33)的表面(33a)上且包含多个布线图案(11)的导体层(24)。导体层的与绝缘层相反的一侧的表面(24a)为研磨面，多个布线图案的最小的布线宽度为5μm以下，多个布线图案的各布线图案彼此的最小间隔为7μm以下，多个布线图案(11)各自的纵横比为2.0以上且4.0以下，导体层(24)由上层(2b)和下层(2a)构成，该上层(2b)由镀覆膜构成，该下层(2a)直接形成在绝缘层(33)的表面(33a)上并且是上层(2b)的镀覆膜的晶种层，下层(2a)的厚度(T1)相对于导体层(24)的厚度(T)的比率为2.5％以下。
-
公开(公告)号：CN117412469A
公开(公告)日：2024-01-16
申请号：CN202310849436.7
申请日：2023-07-12
Applicant: 揖斐电株式会社
Abstract: 本发明提供布线基板，其包含高纵横比的布线。实施方式的布线基板具有：第1积层部(10)，其形成在芯基板(100)的第1面(F1)上，包含第1导体层(12)；第2积层部(20)，其形成在芯基板的第2面(F2)上，包含第2导体层(22)；第3积层部(30)，其形成在第1积层部上，包含第3导体层(32)；以及第4积层部(40)，其形成在第2积层部上，包含第4导体层(42)。第3导体层所包含的布线的布线宽度和布线间距离的最小值小于第1、第2和第4导体层所包含的布线的布线宽度和布线间距离的最小值，第3导体层所包含的布线的布线宽度的最小值为3μm以下，并且布线间距离的最小值为3μm以下，纵横比为2.0以上且4.0以下，上表面为研磨面。
-
公开(公告)号：CN116193710A
公开(公告)日：2023-05-30
申请号：CN202211488100.4
申请日：2022-11-25
Applicant: 揖斐电株式会社
Inventor： 古谷俊树
Abstract: 本发明提供布线基板以及布线基板的制造方法，该布线基板平坦性优异且具有微细布线。实施方式的布线基板具有第1导体层(11)、覆盖第1导体层(11)的第1层间绝缘层(13)、第2导体层(21)以及贯通第1层间绝缘层(13)并将第1导体层(11)和第2导体层(21)连接的第1过孔导体(14)，第1层间绝缘层(13)包含第1绝缘层(101)和第2绝缘层(102)，在第1绝缘层(101)的与第1导体层(11)相反的一侧的表面上局部地形成有布线层(110)，布线层(110)所包含的布线的纵横比为2.0以上且6.0以下，第1导体层(11)和第2导体层(21)所包含的布线的纵横比为1.0以上且2.0以下。
-
公开(公告)号：CN102124826B
公开(公告)日：2013-08-14
申请号：CN200980131727.0
申请日：2009-08-21
Applicant: 揖斐电株式会社
CPC classification number: H05K1/113 , H01L21/486 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16225 , H01L2924/00014 , H01L2924/15311 , H05K1/0269 , H05K3/0035 , H05K3/107 , H05K3/205 , H05K3/421 , H05K3/423 , H05K3/428 , H05K2201/0394 , H05K2201/09481 , H05K2201/09563 , H05K2203/0542 , H05K2203/166 , H05K2203/167 , Y10T29/49117 , Y10T29/49124 , Y10T29/49155 , Y10T29/49165 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: 本发明提供一种能够形成不会发生连接不良的填充导通孔的印刷电路板的制造方法和该印刷电路板。在导通孔用开口(60)的内壁形成了非电解镀膜(62)之后，对绝缘性树脂基材(56)实施电解镀，将电镀金属填充到导通孔用开口(60)内而形成填充导通孔(68)。因此，在进行电解镀时，电镀金属不仅自导通孔用开口(60)的底部析出，而且还自导通孔用开口(60)的侧壁的非电解镀膜(62)析出。结果，能够利用电解镀完全地填充导通孔用开口(60)，形成不会发生连接不良的填充导通孔(68)。
-
公开(公告)号：CN102150482B
公开(公告)日：2013-07-10
申请号：CN200980135689.6
申请日：2009-03-13
Applicant: 揖斐电株式会社
IPC: H05K3/46
CPC classification number: H05K1/0298 , H01L21/568 , H01L23/5389 , H01L24/24 , H01L24/45 , H01L24/48 , H01L24/82 , H01L2224/04105 , H01L2224/24227 , H01L2224/45124 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/18162 , H01L2924/19041 , H01L2924/3025 , H05K1/184 , H05K1/185 , H05K3/4602 , H05K2201/09781 , H05K2201/10636 , H05K2201/10674 , H05K2203/0156 , H05K2203/0191 , H05K2203/049 , H05K2203/1469 , Y02P70/611 , H01L2924/00 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供电子零件内置线路板及其制造方法。在该电子零件内置线路板(1)中，在设置于芯基板(2)的贯通孔(21)中收容有电子零件(3)。在芯基板(2)的一个主面(第一面)上形成有层间绝缘层(6)，在芯基板(2)的另一个主面(第二面)上形成有导体图案(5)、导体图案(10)和层间绝缘层(7)。此外，在层间绝缘层(6)上形成有导体图案(8)，在层间绝缘层(7)上形成有导体图案(9)。另外，电子零件(3)的端子(30)借助设置在层间绝缘层(6)的导通导体(60)与导体图案(8)电连接。导体图案(10)与导体图案(5)的厚度相同，且呈框状地形成在贯通孔(21)的第二面侧的端面的周缘处。
-
Patent Agency Ranking
公开(公告)号：CN102625579A
公开(公告)日：2012-08-01
申请号：CN201210039282.7
申请日：2008-08-26
Applicant: 揖斐电株式会社
CPC classification number: H05K1/187 , H01L21/563 , H01L21/568 , H01L23/3107 , H01L23/3135 , H01L2224/16 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/81193 , H01L2224/83104 , H01L2224/92125 , H01L2924/01004 , H01L2924/01078 , H01L2924/01079 , H05K3/205 , H05K3/428 , H05K3/4602 , H05K3/4652 , H05K2201/10674 , H05K2203/063 , Y10T29/4913 , Y10T29/49133 , Y10T29/49139 , Y10T29/49146 , Y10T29/49147 , Y10T29/49155 , Y10T29/49169 , H01L2924/00012 , H01L2924/00
Abstract: 在以能够分离的状态将铜箔配置在载体上而得到的第一基材上形成用于安装电子部件(2)的连接端子(80)。并且，将连接端子(80)与电子部件(2)的凸块(20)电连接，在电子部件(2)与第一基材之间填充填底材料(4)。然后，由绝缘构件(3)覆盖电子部件(2)。然后，分离载体和铜箔，进行蚀刻来去除露出的不需要的铜箔，则得到电子部件内置线路板(1)。
-
公开(公告)号：CN101632168B
公开(公告)日：2012-07-18
申请号：CN200880007821.0
申请日：2008-10-09
Applicant: 揖斐电株式会社
IPC: H01L23/32
CPC classification number: H01L21/4857 , H01L21/486 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/49866 , H01L23/5383 , H01L24/48 , H01L2224/16145 , H01L2224/16225 , H01L2224/16235 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2924/00014 , H01L2924/01004 , H01L2924/01019 , H01L2924/01068 , H01L2924/01078 , H01L2924/01079 , H01L2924/10253 , H01L2924/12042 , H01L2924/12044 , H01L2924/15192 , H01L2924/15311 , H01L2924/16152 , H01L2924/19041 , H01L2924/19107 , H01L2924/3011 , Y10T29/49155 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明的目的在于提供一种即使在半导体元件发热时也能够很好地缓和应力集中到通路导体等导体部的中介层，本发明的中介层的特征在于由以下部分构成：至少一层无机绝缘层；第一布线，其形成在上述无机绝缘层的内部或者表面上；至少一层有机绝缘层，其形成在最外层的无机绝缘层上以及上述第一布线上；第二布线，其形成在上述有机绝缘层的表面上；以及导体部，其连接上述第一布线和上述第二布线。
-
公开(公告)号：CN101632170B
公开(公告)日：2011-10-05
申请号：CN200880008000.9
申请日：2008-10-09
Applicant: 揖斐电株式会社
CPC classification number: H01L23/5386 , H01L21/4857 , H01L21/486 , H01L23/5383 , H01L23/5384 , H01L2224/16 , H01L2924/01004 , H01L2924/01019 , H01L2924/01078 , H01L2924/01079 , H01L2924/15192 , H01L2924/3011 , Y10T29/49155
Abstract: 本发明的提供一种能够以少的层数进行多条布线的引绕并且适于电子部件间的大容量信号传输的中介层，本发明的中介层的特征在于，由以下部分构成：第一绝缘层，其形成在支承基板之上，由无机材料构成；第一连接盘和第二连接盘，形成在第一绝缘层之上；第一布线，其将第一连接盘与第二连接盘进行电连接；第二绝缘层，其具有第一通路导体用的第一开口部和第二通路导体用的第二开口部；第一焊盘，其形成在第二绝缘层之上，用于搭载第一电子部件；第二焊盘，其形成在第二绝缘层之上，用于搭载第二电子部件；第二布线，其形成在第二绝缘层之上；第一通路导体，其将第一连接盘与第一焊盘进行电连接；以及第二通路导体，其将第二连接盘与第二布线进行电连接，其中，第一焊盘与第二焊盘通过第一布线与第二布线电连接，第二布线的布线长度大于第一布线的布线长度，厚度大于第一布线的厚度。
-
公开(公告)号：CN101632170A
公开(公告)日：2010-01-20
申请号：CN200880008000.9
申请日：2008-10-09
Applicant: 揖斐电株式会社
CPC classification number: H01L23/5386 , H01L21/4857 , H01L21/486 , H01L23/5383 , H01L23/5384 , H01L2224/16 , H01L2924/01004 , H01L2924/01019 , H01L2924/01078 , H01L2924/01079 , H01L2924/15192 , H01L2924/3011 , Y10T29/49155
Abstract: 本发明的提供一种能够以少的层数进行多条布线的引绕并且适于电子部件间的大容量信号传输的中介层，本发明的中介层的特征在于，由以下部分构成：第一绝缘层，其形成在支承基板之上，由无机材料构成；第一连接盘和第二连接盘，形成在第一绝缘层之上；第一布线，其将第一连接盘与第二连接盘进行电连接；第二绝缘层，其具有第一通路导体用的第一开口部和第二通路导体用的第二开口部；第一焊盘，其形成在第二绝缘层之上，用于搭载第一电子部件；第二焊盘，其形成在第二绝缘层之上，用于搭载第二电子部件；第二布线，其形成在第二绝缘层之上；第一通路导体，其将第一连接盘与第一焊盘进行电连接；以及第二通路导体，其将第二连接盘与第二布线进行电连接，其中，第一焊盘与第二焊盘通过第一布线与第二布线电连接，第二布线的布线长度大于第一布线的布线长度，厚度大于第一布线的厚度。
-
公开(公告)号：CN1777989A
公开(公告)日：2006-05-24
申请号：CN200480010563.3
申请日：2004-09-22
Applicant: 揖斐电株式会社
IPC: H01L23/32
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15311 , H01L2924/00
Abstract: 本发明提供可防止在封装基板中所搭载IC芯片，发生布线图案断线的中继基板。通过将中继基板(70)介于封装基板(10)与IC芯片(110)之间，便可吸收因热膨胀较大的多层印刷电路板(10)与热膨胀较小的IC芯片(110)之间的热膨胀率差所产生的应力。特别是构成中继基板(70)的绝缘性基板(80)，通过采用杨氏模量55～440GPa的材料，便可在中继基板(70)内吸收应力。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.035 seconds)
