-
公开(公告)号：KR1020150135946A
公开(公告)日：2015-12-04
申请号：KR1020140063187
申请日：2014-05-26
Applicant: 삼성전기주식회사
CPC classification number: H05K3/10 , H05K1/182 , H05K3/284 , H05K3/32 , H05K3/4682 , H05K2201/096 , H05K2201/10015 , Y10T29/49156
Abstract: 본발명은임베디드코어리스기판및 그제조방법에관한것이다. 본발명의하나의실시예에따라, 절연층; 절연층에형성된다층의회로패턴층과회로패턴층을상하부로연결하는다수의비아를포함하는도전패턴; 및일부가절연층및 다층의회로패턴층중 외각회로패턴층에매립되되매립부위의전극이외각회로패턴층에의해일부또는전부커버되며매립부위가고정되는적어도하나이상의매립소자;를포함하여이루어지는임베디드코어리스기판이제안된다. 또한, 임베디드코어리스기판제조방법이제안된다.
Abstract translation: 本发明涉及一种嵌入式无芯基板及其制造方法。 根据本发明的一个实施例，嵌入式无芯基板包括：绝缘层; 包括形成在绝缘层上的多层电路图案层和垂直连接电路图案层的多个通孔的导电图案; 至少一个嵌入元件，其中所述嵌入元件的一部分嵌入在外覆盖电路图案层中，所述嵌入部分中的电极的一部分或全部被所述外覆盖电路图案层覆盖，并且所述嵌入部分 是固定的 此外，提供了一种嵌入式无芯基板制造方法。
-
公开(公告)号：KR1020070088074A
公开(公告)日：2007-08-29
申请号：KR1020060018219
申请日：2006-02-24
Applicant: 삼성전기주식회사
IPC: H05K3/42
CPC classification number: H05K3/423 , H05K3/427 , H05K3/4602 , H05K2201/09563 , H05K2203/1476 , Y10T29/49126 , Y10T29/49155
Abstract: A PCB(Printed Circuit Board) with an IVH(Inner Via Hole) and a manufacturing method thereof are provided to prevent the deterioration of agitation characteristics by applying current at both surfaces of a core layer asymmetrically. A PCB with an IVH(300) includes a core layer(310), a first coating layer(330), and a second coating layer(340). The core layer(310) has the IVH(300) at a predetermined position. The core layer(310) is composed of an insulating layer(313) and a copper film(320a,320b) covered on the insulated layer(313). The first coating layer(330) has an extra space inside the IVH(300) by blocking one side of the IVH(300). The second coating layer(340) blocks the other side of the IVH(300) and fills the extra space. The extra space has a cone shape.
Abstract translation: 提供具有IVH（内部通孔）的PCB（印刷电路板）及其制造方法，以通过不对称地在芯层的两个表面上施加电流来防止搅拌特性的劣化。 具有IVH（300）的PCB包括芯层（310），第一涂层（330）和第二涂层（340）。 核心层（310）在预定位置具有IVH（300）。 芯层（310）由绝缘层（313）和覆盖在绝缘层（313）上的铜膜（320a，320b）构成。 通过阻止IVH（300）的一侧，第一涂层（330）在IVH（300）内部具有额外的空间。 第二涂层（340）阻挡IVH（300）的另一侧并填充额外的空间。 额外的空间有锥形。
-
公开(公告)号：KR100601490B1
公开(公告)日：2006-07-18
申请号：KR1020040076570
申请日：2004-09-23
Applicant: 삼성전기주식회사
Abstract: 본 발명은 스택형 비아홀 충전 동도금액의 재생 처리방법에 관한 것으로, 광택제에 대하여 선택적 제거 성능을 갖는 K
4 Nb
6 O
17 광촉매와 자외선을 이용한 광반응을 통해서 스택형 비아홀 충전 동도금폐액내의 불필요한 노화성분을 높은 선택성으로 처리하는 것을 특징으로 한다.
본 발명의 방법에 따르면, 변성광택제를 포함한 광택제의 상대적 선택제거가 가능하고, 높은 동농도하에서도 높은 광택제 제거효율을 나타내어 광택제 변성에 따른 스택형 비아홀 충전 성능을 제어함으로써 충분한 수준의 충전 도금성능을 기대할 수 있다. 또한, 전체 동도금액의 상태를 최적화시켜 건욕주기를 연장하여 건욕비용이 절감되는 이점이 있다.
스택, 비아홀, 충전 동도금액, 재생 처리, 광촉매, 자외선-
公开(公告)号：KR1020050076074A
公开(公告)日：2005-07-26
申请号：KR1020040003875
申请日：2004-01-19
Applicant: 삼성전기주식회사
IPC: H05K3/42
CPC classification number: H05K3/421 , H05K3/26 , H05K3/4652 , H05K2201/09509
Abstract: 본 발명은 블라인드 비아홀 형성 방법에 관한 것으로서, 더욱 상세히는 드라이 필름을 적층한 후에 동도금으로 블라인드 바아홀을 메꾼후에 드라이 필름을 박리하고 세라믹 버퍼를 사용하여 블라인드 비아홀 부분의 요철부위만을 평탄화시켜 요철이 없도록 한 블라인드 비아홀의 형성 방법에 관한 것이다.
또한, 본 발명은 회로가 형성된 CCL 기판위에 RCC를 적층하는 제 1 단계; 블라인드 비아홀과 관통홀을 가공하는 제 2 단계; 동을 얇게 입힌 후에, 드라이 필름을 사용하여 상기 블라인드 비아홀의 가공 부위를 오픈시키는 제 3 단계; 전해 필도금을 진행하여 오픈된 위치에 도금을 한 후에 표면처리를 수행하는 제 4 단계; 및 상기 제1 단계부터 상기 제 4 단계를 반복하여 다층 인쇄회로기판을 제작하는 제 5 단계를 포함하여 이루어진 요철이 없는 블라인드 비아홀의 형성 방법이 제공된다.-
公开(公告)号：KR100443375B1
公开(公告)日：2004-08-09
申请号：KR1020010087124
申请日：2001-12-28
Applicant: 삼성전기주식회사
IPC: H05K3/46
Abstract: PURPOSE: A method is provided to be capable of forming a via hole of 70 to 80 percentages as compared with a conventional via hole without an additional laser processor. CONSTITUTION: A circuit pattern is formed on a copper stack plate, and insulation layers having a cover layer are stacked on upper and lower parts of the copper stack plate where the circuit pattern is formed. A via hole is formed by irradiating CO2 lasers at the stack plate to remove the insulation layers. The cover layers for surrounding the insulation layers are removed. Plating is performed at the stack plate to form a plating layer.
Abstract translation: 目的：提供一种方法，与没有额外的激光处理器的传统通孔相比，能够形成70％到80％的通孔。 构成：在铜叠层板上形成电路图案，并且在形成电路图案的铜叠层板的上部和下部堆叠具有覆盖层的绝缘层。 通过在堆叠板上照射CO 2激光器以去除绝缘层来形成通孔。 围绕绝缘层的覆盖层被去除。 在堆叠板上执行电镀以形成电镀层。
-
Patent Agency Ranking
公开(公告)号：KR1020030056818A
公开(公告)日：2003-07-04
申请号：KR1020010087120
申请日：2001-12-28
Applicant: 삼성전기주식회사
IPC: H01B3/00
Abstract: PURPOSE: A film type insulating material is provided to minimize the deviation of plating thickness and to obtain uniform insulating thickness when an insulating layer is formed in a PCB production process by a build-up method. CONSTITUTION: The film type insulating material comprises a cover film(10), an insulating layer forming film(20) and a Mylar film(30). The film type insulating material is characterized in that the insulating layer forming film(20) has a width less than that of the overlaying cover film(10) by 1 to 10 mm, and a flow interrupting jaw is formed at both ends of the cover film(10) or a flow interrupting dam(40) is formed at both ends of the insulating layer forming film(20) in which the jaw or dam(40) has a height equal to that of the insulating layer forming film(20) and a width of 1 to 10 mm in order to prevent the resin of the insulating layer forming film(20) from outflowing.
Abstract translation: 目的：提供一种薄膜型绝缘材料，以最小化电镀厚度的偏差，并且通过积累方法在PCB生产过程中形成绝缘层时获得均匀的绝缘厚度。 构成：薄膜型绝缘材料包括覆盖膜（10），绝缘层形成膜（20）和聚酯薄膜（30）。 薄膜型绝缘材料的特征在于，绝缘层形成膜（20）的宽度比覆盖覆盖膜（10）的宽度小1至10mm，并且在盖的两端形成流动阻断钳口 在绝缘层形成膜（20）的两端形成膜（10）或流动阻断堤（40），其中颚或坝（40）的高度等于绝缘层形成膜（20）的高度， 宽度为1〜10mm，以防止绝缘层形成膜（20）的树脂流出。
-
公开(公告)号：KR1020170049137A
公开(公告)日：2017-05-10
申请号：KR1020150150135
申请日：2015-10-28
Applicant: 삼성전기주식회사
Abstract: 본발명의실시예에따른인쇄회로기판은, 제1 절연층, 제1 절연층에형성된회로패턴및 제1 절연층의일면에적층되고제1 절연층의일부를노출시키는캐비티(Cavity)가형성된감광성재질의제2 절연층을포함하고, 제1 절연층의일면에접하는캐비티의내벽에언더컷(undercut) 방지부가형성된다.
Abstract translation: 根据本发明实施例的印刷电路板包括第一绝缘层，形成在第一绝缘层上的电路图案以及形成在第一绝缘层的一个表面上并且暴露第一绝缘层的一部分的空腔 在与第一绝缘层的一个表面接触的空腔的内壁上形成底切防止部分。
-
公开(公告)号：KR1020160099381A
公开(公告)日：2016-08-22
申请号：KR1020150021766
申请日：2015-02-12
Applicant: 삼성전기주식회사
CPC classification number: H05K3/4697 , H05K1/113 , H05K3/282 , H05K3/4007 , H05K3/4644 , H05K2201/09472 , H05K3/4626 , H05K1/186 , H05K3/28
Abstract: 본발명은인쇄회로기판및 인쇄회로기판의제조방법에관한것이다. 본발명의실시예에따르면, 인쇄회로기판은제1 절연층및 제1 절연층상부에형성되며접합패드를포함하는제1 회로층을포함하는제1 기판, 제1 기판의상부에형성되며, 접합패드를외부로노출하는캐비티가형성된제2 기판및 접합패드와캐비티내벽사이에형성된댐을포함한다.
Abstract translation: 本发明涉及一种印刷电路板和印刷电路板的制造方法。 根据本发明的实施例，印刷电路板包括：第一基板，包括形成在第一绝缘层的上部上并包括接合焊盘的第一绝缘层和第一电路层; 第二基板，形成在所述第一基板的上部并且具有将所述接合焊盘暴露于外部的腔; 以及形成在所述接合焊盘和所述空腔的内壁之间的坝。 因此，印刷电路板可以防止干膜的残留。
-
公开(公告)号：KR1020160091050A
公开(公告)日：2016-08-02
申请号：KR1020150011203
申请日：2015-01-23
Applicant: 삼성전기주식회사
CPC classification number: H05K1/183 , H01L24/14 , H01L24/17 , H01L24/49 , H01L2224/14 , H01L2224/16225 , H01L2224/17 , H01L2224/48091 , H01L2224/49109 , H01L2224/73257 , H01L2924/00014 , H05K1/115 , H05K1/162 , H05K1/182 , H05K1/185 , H05K3/284 , H05K3/4697 , H05K2201/0919 , H05K2201/09381 , H05K2201/10 , H05K2201/10007 , H05K2201/10022 , H05K2201/1003 , H01L2224/45099 , H05K1/0298
Abstract: 본발명은절연층과내부회로층이적층된다층기판; 상기절연층에형성되고, 상기내부회로층을서로연결하여전기적으로접속되는비아; 상기다층기판의일면에형성되는캐비티; 상기캐비티에삽입되는제1 전자부품; 및상기제1 전자부품과대향되는캐비티표면에형성된범프패드;로구성되어제1 전자부품이캐비티에측면실장된전자부품을제공하므로, 인쇄회로기판의소형화및 다기능화를구현할수 있다.
Abstract translation: 根据本发明，具有嵌入式电子部件的电路板包括：多层基板，包括绝缘层和内层电路层; 通孔，形成在绝缘层上并通过将内部电路层彼此连接而电连接; 形成在所述多层基板的一个表面上的空腔; 插入到所述空腔中的第一电子部件; 以及形成在面向第一电子部件的空腔的表面上的凸块焊盘。 为了实现印刷电路板的小型化和多功能化，提供了将第一电子部件横向安装在空腔中的电子部件。
-
公开(公告)号：KR100601468B1
公开(公告)日：2006-07-14
申请号：KR1020040003875
申请日：2004-01-19
Applicant: 삼성전기주식회사
IPC: H05K3/42
Abstract: 본 발명은 블라인드 비아홀 형성 방법에 관한 것으로서, 더욱 상세히는 드라이 필름을 적층한 후에 동도금으로 블라인드 바아홀을 메꾼후에 드라이 필름을 박리하고 세라믹 버퍼를 사용하여 블라인드 비아홀 부분의 요철부위만을 평탄화시켜 요철이 없도록 한 블라인드 비아홀의 형성 방법에 관한 것이다.
또한, 본 발명은 회로가 형성된 CCL 기판위에 RCC를 적층하는 제 1 단계; 블라인드 비아홀과 관통홀을 가공하는 제 2 단계; 동을 얇게 입힌 후에, 드라이 필름을 사용하여 상기 블라인드 비아홀의 가공 부위를 오픈시키는 제 3 단계; 전해 필도금을 진행하여 오픈된 위치에 도금을 한 후에 표면처리를 수행하는 제 4 단계; 및 상기 제1 단계부터 상기 제 4 단계를 반복하여 다층 인쇄회로기판을 제작하는 제 5 단계를 포함하여 이루어진 요철이 없는 블라인드 비아홀의 형성 방법이 제공된다.
블라인드 비아홀, 스택 비아홀, 요철, 버퍼 연마
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.021 seconds)
