Abstract:
PURPOSE: A multi burn-in test method is provided to maximize a production yield by balancing the stress applied to a specific defect of a node, thereby preventing the deterioration of a specific circuit. CONSTITUTION: A pre-test executes in order to detect for defects in a semiconductor chip(S100). A burn-in board is installed in a chamber(S200). A burn-in test executes after multi-stress is applied to the pre-tested semiconductor chip(S300). A post-test executes to detect for defects in the burn-in tested semiconductor chip(S400). The burn-in test checks the semiconductor chip and metal wiring. The burn-in board is extracted from a chamber(S500).
Abstract:
A host device for folder sharing service setup, a device, and a folder sharing service setup method are provided to set information necessary for a folder sharing service in the host device operated as a server, thereby easily and exactly setting information. A host device(500) comprises a display unit(520), a controller(560), a first communication unit(550), a verification unit(532) and a service control unit(533). The controller sets up a device using a folder sharing service, a UI(User Interface) screen for selecting a shared folder, and a permission of the selected shared folder corresponding to added one or more user account. And the controller controls the display unit so that the UI screen for setting up a storage option of a file to be stored in the shared folder can be displayed on the display unit. 'The first communication unit transmits setup information, set for the user account, to the device. The verification unit verifies whether the folder sharing service is possible by the storage option of file and the set permission. The service control unit controls the verification unit in order to verify the folder sharing service.
Abstract:
본 발명은 반도체 칩 테스트를 위한 프로브 카드 및 이를 이용한 반도체 칩 테스트 방법에 관한 것이다. 본 발명에서는, 반도체 칩을 전기적으로 테스트하기 위한 프로브 카드를 구현함에 있어서, 웨이퍼에 형성되어 있는 반도체 칩들중에서 임의로 선택된 다수개의 반도체 칩들을 원스텝 공정으로 EDS 테스트할 수 있도록 상기 임의로 선택된 반도체 칩들에 대응되는 프로브 블록을 선택할 수 있도록 한다. 이처럼, 임의로 선택된 다수개의 반도체 칩들에 대한 EDS 테스트를 원스텝 공정으로 용이하게 실시할 수 있게 됨으로써, 장비 효율성을 증대시키고, 웨이퍼의 특성을 나타내는 데이터에 있어서도 통계적 객관성을 확보할 수 있게 된다. 반도체 칩, EDS, 프로브 카드, 프로브 블록, 프로브 니들
Abstract:
A probe card for a semiconductor chip test and a method for testing semiconductor chip using the same are provided to enhance efficiency thereof by selecting probe blocks based on selected semiconductor chips. A probe card for a semiconductor chip test includes a circuit substrate(302) and a fixing plate(304). The circuit substrate includes plural contact pads(306) received electrical signals for characteristic test on semiconductor chips. The fixing plate fixes the circuit substrate and includes a probe block(310), whose number and position are selected according to a probe block selection signal transmitted from a test head of a tester which is used for testing EDS(Electrical Die Sort) on the semiconductor chips.
Abstract:
음성 메시지 통신이 가능한 실시간 인터넷 팩스 장치 및 그 방법이 개시된다. 본 발명에 따른 실시간 인터넷 팩스 장치는 음성 메시지를 패킷화된 디지털 신호로 인코딩하는 인코딩부, 팩스 데이터의 송수신 세션 또는 음성 데이터의 송수신 세션 중 어느 하나의 세션에서 음성 메시지의 통신 채널을 오픈하여 인코딩된 음성 메시지를 실시간 전송하는 음성 메시지부를 포함한다. 본 발명에 의하면, 수신자는 송신자를 음성으로 분간할 수 있고, 송신자의 팩스 송신 목적, 용도 등을 쉽게 파악할 수 있으며, 수신한 음성 메시지를 반복하여 청취할 수도 있다.
Abstract:
유무선 복합 통신 장치의 통신방법 및 장치가 개시된다. 이 방법은 무선 통신 동작모드가 인프라 스트럭쳐 모드로 설정되어 있는가를 판단하는 단계, 무선 통신 동작모드가 인프라 스트럭쳐 모드로 설정되어 있다면, 유선 통신 모듈이 유선 통신망에 링크되어 있는가를 판단하는 단계, 유선 통신 모듈이 유선 통신망에 링크되어 있다면, 인프라 스트럭쳐 모드를 비활성화시키는 단계를 구비하는 것을 특징으로 한다. 따라서, 본 발명에 따르면, 무선 통신 동작모드가 인프라 스트럭쳐 모드인 경우에, 유선 통신망이 연결되어 데이터를 송수신할 수 있는 네트워크 상태에서는 무선 통신 모듈을 비활성화시킴으로써, 불필요한 데이터가 무선 통신망을 통해 송수신되는 것을 방지하고, 데이터 처리시간의 지연을 방지하며, 시스템 전력의 낭비 및 네트워크 환경의 리소스 낭비를 방지하도록 한다.
Abstract:
본 발명의 일 실시예에 따른 서버를 이용하여 화상형성장치를 검색하는 방법은 호스트 장치에 설치된 프린터 응용프로그램에서 화상형성장치의 검색 방법으로, 프린터 관리 프로그램 검색을 선택하면, 서버에 설치된 프린터 관리 프로그램을 호출하여, 관리프로그램으로부터 연결 가능한 화상형성장치가 포함된 검색 리스트를 수신한 후, 검색 리스트에서 선택한 화상형성장치를 호스트 장치와 연결한다.
Abstract:
PURPOSE: A plating method using a photo-resist residue analysis method for a plating solution is provided to determine the use of plating solution by analyzing the content of photo-resist residue in a plating solution. CONSTITUTION: A plating method using a photo-resist residue analysis method for a plating solution is as follows. The plating solution(15) is provided to a plating bath(10). A first wafer(51) having lower metal wires and photo-resist pattern is dipped in the plating bath. The plating processes are composed of first and second steps. An analyzing step analyzing photo-resist residue is performed between the two steps.