公开(公告)号：KR1020140103551A

公开(公告)日：2014-08-27

申请号：KR1020130017066

申请日：2013-02-18

Applicant: 삼성전자주식회사

Inventor： 임한진 ,  남석우 ,  오정환 ,  임기빈

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/40 ,  H01L27/1085

Abstract: Provided is a capacitor which improves the current leakage characteristics by band gap engineering of a capacitor dielectric layer included in the capacitor. The capacitor comprises: a first electrode; a first dielectric layer and a second dielectric layer which are sequentially formed on the first electrode, have different impurity concentrations from each other, and are consisting of the same genetic materials; and a second electrode formed on the second dielectric layer.

Abstract translation: 提供一种电容器，其通过包括在电容器中的电容器介电层的带隙工程来改善电流泄漏特性。 电容器包括：第一电极; 依次形成在第一电极上的第一电介质层和第二电介质层彼此具有不同的杂质浓度，并且由相同的遗传材料组成; 以及形成在所述第二介电层上的第二电极。

公开(公告)号：KR1020120041522A

公开(公告)日：2012-05-02

申请号：KR1020100103016

申请日：2010-10-21

Applicant: 삼성전자주식회사

Inventor： 임한진 ,  서종범 ,  남석우 ,  김봉현 ,  이용재 ,  임기빈

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/90 ,  H01L27/10814 ,  H01L27/10855

Abstract: PURPOSE: A manufacturing method of a capacitor and a manufacturing method of a semiconductor device including the same are provided to improve capacitance of the capacitor by forming a bottom electrode wider than a preliminary bottom electrode through ion implantation using boron or arsenic. CONSTITUTION: A gate insulating layer(102) is formed on a substrate(100). A first interlayer insulating film(112) is formed on the gate insulating layer. A second interlayer insulating film(118) is formed on the first interlayer insulating film. A preliminary bottom electrode(130) having a first area is formed on the substrate. A bottom electrode(132) having a second area which is wider than the first area is formed by ion-implanting on the preliminary bottom electrode. A dielectric film and a top electrode are formed on the bottom electrode. A bit line is electrically connected with a first impurity area. A capacitor is electrically connected with a second impurity area.

Abstract translation: 目的：提供一种电容器的制造方法和包括该电容器的半导体器件的制造方法，以通过使用硼或砷通过离子注入形成比预备底部电极更宽的底部电极来改善电容器的电容。 构成：在基板（100）上形成栅绝缘层（102）。 在栅极绝缘层上形成第一层间绝缘膜（112）。 在第一层间绝缘膜上形成第二层间绝缘膜（118）。 在基板上形成具有第一区域的初级底部电极（130）。 通过离子注入在初级底部电极上形成具有比第一区域宽的第二区域的底部电极（132）。 在底部电极上形成电介质膜和顶部电极。 位线与第一杂质区电连接。 电容器与第二杂质区域电连接。

公开(公告)号：KR1020090081471A

公开(公告)日：2009-07-29

申请号：KR1020080007344

申请日：2008-01-24

Applicant: 삼성전자주식회사

Inventor： 김기현 ,  임기빈 ,  최훈상 ,  한문형

IPC: H01L21/203

CPC classification number: H01L21/30 ,  C23C16/45546 ,  C23C16/45551 ,  C23C16/45578

Abstract: A device and a method for depositing an atomic layer are provided to perform the deposition on a plurality of semiconductor substrates at the same time, thereby improving throughput. A device for depositing an atomic layer comprises a reaction chamber(10), a heater(20) and a plurality of injectors(30a, 30b). The reaction chamber has an independent space. The heater supports a plurality of constant-distance semiconductor substrates(12) within the reaction chamber. The heater heats the semiconductor substrates. The injectors are individually switched according to the semiconductor substrates supported by the heater. The injectors spray a reaction gas on the semiconductor substrates.

Abstract translation: 提供一种用于沉积原子层的装置和方法，以同时在多个半导体衬底上进行沉积，从而提高生产量。 用于沉积原子层的装置包括反应室（10），加热器（20）和多个喷射器（30a，30b）。 反应室具有独立的空间。 加热器在反应室内支撑多个恒定距离半导体衬底（12）。 加热器加热半导体衬底。 注射器根据由加热器支撑的半导体衬底单独切换。 喷射器在半导体衬底上喷射反应气体。

公开(公告)号：KR100712525B1

公开(公告)日：2007-04-30

申请号：KR1020050074915

申请日：2005-08-16

Applicant: 삼성전자주식회사

Inventor： 이종철 ,  김영선 ,  정정희 ,  윤경렬 ,  최재형 ,  임기빈

IPC: H01L21/8242

CPC classification number: H01G4/10 ,  H01G4/33 ,  Y10T29/435

Abstract: 본 발명은 커패시터 및 그 제조방법에 관한 것이다. 본 발명에 따른 커패시터는, 하부전극 상에 전처리막을 구비하므로 유전막과의 반응이 억제되어 커패시터 특성 열화를 방지할 수 있다. 그리고, 유전막은 적어도 일부가 질화 또는 산화된 것이므로, 누설전류 증가를 억제할 수 있어 고집적 디램에 적용할 수 있다. 본 발명에 따른 커패시터 제조방법에서는 배치 타입(batch type) 장비 안에서 유전막 형성 전/후의 플라즈마 처리를 유전막 형성 단계와 연속적으로 진행하므로, 플라즈마 처리와 유전막 증착 사이의 정체 시간이 웨이퍼별로 달라질 우려가 전혀 없다. 따라서, 웨이퍼간의 막질 특성에서 변동이 적은 커패시터를 제조할 수 있다. 그리고, 배치 타입 장비를 이용하므로 생산성이 현저히 향상되는 효과가 있다.

公开(公告)号：KR1020070034248A

公开(公告)日：2007-03-28

申请号：KR1020050088712

申请日：2005-09-23

Applicant: 삼성전자주식회사

Inventor： 이종철 ,  이충만 ,  김영선 ,  윤경렬 ,  여재현 ,  정은애 ,  임기빈

IPC: H01L27/108

CPC classification number: H01L28/75 ,  H01L23/5223 ,  H01L28/91

Abstract: 본 발명은 반도체 기판에 형성된 하부 전극, 상기 하부 전극 상에 형성되고 산화물로 이루어진 유전막, 및 상기 유전막 상에 형성된 상부 전극을 포함하는 MIM(Metal-insulator-Metal)형 커패시터 및 이의 제조 방법을 개시한다. 특히, 상기 하부 전극은 상기 반도체 기판에 형성되고 금속 질화물을 포함하는 제1 금속막, 및 상기 제1 금속막 상에 형성되고 알루미늄을 포함하는 제2 금속막을 포함한다. 상세하게 상기 제1 금속막은 제2 금속막이 상기 반도체 기판으로 확산을 방지하고, 열적 화학적으로 안정한 TiN을 포함하고, 제2 금속막은 일함수가 약 4.6 내지 약 5.2V로 크고 내산화성이 우수한 TiAlN을 포함하는 MIM형 커패시터 및 이의 제조 방법을 개시한다.
MIM형 커패시터, TiAlN, TiN, 내산화성, 일함수

公开(公告)号：KR1020060033103A

公开(公告)日：2006-04-19

申请号：KR1020040082048

申请日：2004-10-14

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  박재영 ,  이현덕 ,  임기빈 ,  신원식 ,  형용우 ,  임헌형 ,  장원준 ,  남석우

IPC: H01L27/108 ,  H01L21/31

CPC classification number: H01L21/31116 ,  H01L28/91

Abstract: 다양한 식각 용액에 대하여 매우 우수한 내성을 갖는 식각 저지 구조물 및 이를 포함하는 반도체 장치가 개시된다. 하부 구조물을 포함하는 기판 상에 하프늄 산화물 또는 알루미늄 산화물을 포함하는 금속 산화물층을 형성한 후, 금속 산화물층을 약 200∼900℃의 온도에서 열처리하여 식각 저지 구조물을 형성한다. 적어도 산화막 및 질화막을 식각하는 식각 용액에 대하여 극히 우수한 내성을 갖는 금속 산화물층을 포함하는 식각 저지 구조물을 적용하여, 반도체 장치의 여러 가지 구조를 형성하기 위한 다양한 식각 공정 동안 식각 저지 구조물 아래에 위치하는 하부 구조물을 식각 손상 없이 안정적으로 보호할 수 있다.

Abstract translation: 公开了一种对各种蚀刻溶液具有非常好的耐受性的蚀刻停止结构和包括该蚀刻停止结构的半导体器件。 包括下部结构形成含有氧化铪或氧化铝，金属氧化物层的基材后热处理在约200〜900℃的温度下，金属氧化物层，以形成在蚀刻停止结构。 至少通过施加该蚀刻阻挡层结构，其包括具有到蚀刻溶液极其良好的电阻用于蚀刻氧化膜和氮化膜，其位于蚀刻停止结构下方用于各种蚀刻工艺，以形成半导体器件的各种结构的金属氧化物层 底层结构可以得到稳定的保护而不会受到侵蚀。

公开(公告)号：KR1020060013282A

公开(公告)日：2006-02-09

申请号：KR1020040062177

申请日：2004-08-06

Applicant: 삼성전자주식회사

Inventor： 임기빈 ,  김성태 ,  김영선 ,  최한메

IPC: H01L21/205 ,  H01L21/02

CPC classification number: C23C16/4412 ,  C23C16/45544

Abstract: 원자층 적층에서의 공정 가스 배기 방법이 개시된다. 공정 가스 배기 방법은 먼저 반응 챔버로 유입한 공정 가스를 제1 속도로 배기시키면서 원자층 적층을 수행한다. 그 후, 원자층 적층을 수행하면서 공정 가스 중에서 미반응 가스를 제2 속도로 배기시킨다. 이에 따라, 공정 단계별로 공정 가스의 배기 속도를 변화시켜 원자층 적층에서 공정 시간의 단축, 증착막의 특성 향상 등의 효과를 갖는다.

公开(公告)号：KR100542736B1

公开(公告)日：2006-01-11

申请号：KR1020030052909

申请日：2003-07-30

Applicant: 삼성전자주식회사

Inventor： 이윤정 ,  박인성 ,  임기빈 ,  여재현 ,  박기연

IPC: H01L21/205

CPC classification number: H01L21/02181 ,  C23C16/401 ,  C23C16/45553 ,  H01L21/02178 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02304 ,  H01L21/31604 ,  H01L21/3162 ,  H01L21/3165 ,  H01L21/31683 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/91

Abstract: 원자층 증착법을 이용한 금속 산화막의 형성방법 및 이를 이용한 반도체 장치의 캐패시터 형성방법에서, 아미노기를 포함하는 금속 전구체를 기판 상에 도입하여 상기 전구체의 일부를 상기 기판 상에 화학적으로 흡착시킨다. 이후에, 화학적으로 흡착되지 않은 전구체가 제거된다. 이어서, 산화제를 상기 기판 상에 도입하여 상기 화학적으로 흡착된 금속 전구체와 상기 산화제를 화학적으로 반응시켜 상기 기판 상에 산화막을 형성한다. 증착율이 빠르고 증착 특성이 향상된 산화막이 얻어진다. 또한, 향상된 스텝 커버리지를 가지며 패턴 로딩율이 감소된 얇은 산화물 박막의 형성이 가능하다.

公开(公告)号：KR1020060000588A

公开(公告)日：2006-01-06

申请号：KR1020040049500

申请日：2004-06-29

Applicant: 삼성전자주식회사

Inventor： 안병호 ,  이재철 ,  임기빈 ,  김경석 ,  주용규

IPC: H01L21/20

CPC classification number: C23C16/45544 ,  C23C16/4481

Abstract: 원자층 증착(ALD) 공정시 복수의 기화기를 이용하여 박막의 증착 속도를 고속화하기 위한 반도체 제조 장치가 개시된다. 다수의 기화기는 외부로부터 공급되는 제1 가스와 외부로부터 공급되는 금속화합물액체를 공급받아 기화된 다수의 제1 반응 가스를 출력한다. 공정 챔버는 다수의 반도체 웨이퍼들을 수용하고, 서로 다른 영역에 공급되는 다수의 제1 반응 가스와 외부로부터 공급되는 제2 가스를 근거로 상기 반도체 웨이퍼들의 표면에 박막을 형성시킨다. 이에 따라, 배치형 ALD 방식의 금속 산화물 증착 설비에서 단일 소오스 캐니스터에 복수의 소오스 공급 라인 및 기화기를 설치하므로써, 소오스 공급 시간을 줄일 수 있고, 웨이퍼 대 웨이퍼 산포를 조절할 수 있다.
원자층 증착, ALD, 배치형, 기화기, 반응로, 종형 퍼니스

公开(公告)号：KR100475116B1

公开(公告)日：2005-03-11

申请号：KR1020020069997

申请日：2002-11-12

Applicant: 삼성전자주식회사

Inventor： 박기연 ,  김성태 ,  김영선 ,  박인성 ,  여재현 ,  이윤정 ,  임기빈

IPC: H01L27/04

Abstract: Al
2 O
3 유전막/HfO
2 유전막의 두께비가 1 이상인 Al
2 O
3 /HfO
2 복합유전막을 가지는 반도체 메모리 소자의 커패시터 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 커패시터는 하부 전극과, 상기 하부 전극 위에 차례로 형성된 Al
2 O
3 유전막 및 HfO
2 유전막을 포함하고 상기 Al
2 O
3 유전막이 상기 HfO
2 유전막의 두께와 같거나 큰 두께로 형성된 복합유전막과, 상기 복합유전막 위에 형성된 상부 전극을 포함한다. 상기 Al
2 O
3 유전막은 30 ∼ 60Å의 두께로 형성되고, 상기 HfO
2 유전막은 40Å 이하의 두께로 형성된다.