반도체 배선용 금속막 형성 방법
    21.
    发明授权
    반도체 배선용 금속막 형성 방법 失效
    半导体互连金属膜的制备方法

    公开(公告)号:KR100491310B1

    公开(公告)日:2005-05-24

    申请号:KR1020030015227

    申请日:2003-03-11

    Inventor: 김재정 강무성

    Abstract: 본 발명은 반도체 배선용 금속막 형성 방법 관한 것으로써,
    보다 상세하게는, 본 발명에 따른 반도체 배선용 금속막 형성 방법은 확산 방지막 위에 시드층(Seed layer)이 형성된 반도체 기판을 마련하는 단계; 상기 반도체 기판을 첨가제를 포함하는 구리 전해 도금액에 넣고 환원 전위를 인가하여 반도체 기판의 표면 전체에 구리 박막을 형성하는 1차 전해 도금 단계; 첨가제를 포함하지 않는 상기 구리 전해 도금액에 넣고 환원 전위를 인가하여 구리 전해 도금을 실시함으로써, 불순물을 제거하고 구리 박막을 형성하는 2차 전해 도금 단계; 및 상기 반도체 기판을 열처리 함으로써 비저항을 낮추는 열처리 단계;를 포함하여 이루어지는 것을 특징으로 하는 반도체 배선용 금속막 형성 방법을 제공함으로써 금속 박막의 전해 도금시 사용되는 첨가제로 인한 금속 박막의 비저항 증가를 최소화 시키는 방법에 관한 것이다.

    무전해 도금용액 및 이를 이용한 도금 방법
    22.
    发明公开
    무전해 도금용액 및 이를 이용한 도금 방법 无效
    电解镀层溶液和使用其的镀层方法

    公开(公告)号:KR1020090102464A

    公开(公告)日:2009-09-30

    申请号:KR1020080027928

    申请日:2008-03-26

    Abstract: PURPOSE: An electroless plating solution and a plating method using the same are provided to performing electrodeposition using a first and second plating solution on patterns having different sizes each other and fill without the amount of electroposition. CONSTITUTION: A method for plating with electroless plating solution comprises: a step (S110) of removing a natural oxidation film of a substrate by dipping a pattern substrate in hydrofluoric acid solution; a step (S130) of activating the surface of substrate with palladium catalyst; and a step (S140) of performing electrodeposition with electrodeposition solution.

    Abstract translation: 目的:提供一种化学镀溶液和使用该方法的电镀方法,以使用第一和第二电镀溶液对具有不同尺寸的图案进行电沉积,并填充而不具有电穿孔量。 构成:使用无电镀液进行电镀的方法包括:通过将图案基板浸渍在氢氟酸溶液中来除去基板的天然氧化膜的工序(S110) 用钯催化剂活化底物表面的步骤(S130) 以及用电沉积溶液进行电沉积的步骤(S140)。

    반도체 소자용 구리 배선의 산화 및 확산 방지막 형성방법
    23.
    发明授权
    반도체 소자용 구리 배선의 산화 및 확산 방지막 형성방법 有权
    形成半导体器件金属线氧化阻挡层或扩散阻挡层的方法

    公开(公告)号:KR100856543B1

    公开(公告)日:2008-09-04

    申请号:KR1020070052737

    申请日:2007-05-30

    Inventor: 김재정 강민철

    CPC classification number: H01L21/3212 H01L21/76838 H01L21/76841

    Abstract: A method for forming an oxidation barrier or a diffusion barrier of a metal line of a semiconductor device is provided to enhance productivity and efficiency by performing only a continuously chemical mechanical polishing process without causing activation of a copper line using palladium. A surface of a copper layer for a semiconductor device is substituted with Ag by performing a chemical mechanical polishing process using a chemical mechanical polishing slurry includes an Ag-based compound. An oxidation barrier and a diffusion barrier are formed on a surface of the copper layer substituted with Ag by performing the chemical mechanical polishing process using the chemical mechanical polishing slurry including a reducing agent comprising a cobalt compound, a tungsten compound, and phosphorus.

    Abstract translation: 提供一种用于形成半导体器件的金属线的氧化屏障或扩散阻挡层的方法,以通过仅进行连续化学机械抛光工艺而不引起使用钯的铜线的激活来提高生产率和效率。 通过使用包含Ag基化合物的化学机械抛光浆料进行化学机械抛光工艺,用Ag代替半导体器件用铜层的表面。 通过使用包含钴化合物,钨化合物和磷的还原剂的化学机械抛光浆料进行化学机械抛光工艺,在由Ag取代的铜层的表面上形成氧化屏障和扩散阻挡层。

    마이크로 반응기의 제조방법
    24.
    发明公开
    마이크로 반응기의 제조방법 有权
    微反应器制备方法

    公开(公告)号:KR1020080026337A

    公开(公告)日:2008-03-25

    申请号:KR1020060091234

    申请日:2006-09-20

    Abstract: A method for fabricating a micro-reactor is provided to prevent a catalyst from being coated on unnecessary regions in the micro-reactor fabricating process, simplify the cumbersome fabricating process, effectively form a catalyst layer only on inner walls of microchannels even after reactor bonding, and prevent cracking or exfoliation of the catalyst layer even after the reaction is proceeded. A method for fabricating a micro-reactor comprises: a first step of preparing a substrate having microchannels; a second step of flowing a catalyst coating solution into the microchannels of the substrate to fill the microchannels with the catalyst coating solution; and a third step of drying the substrateto form a catalyst layer on inner walls of the microchannels only by surface tension of a solvent contained in the catalyst coating solution. The first step includes the steps of: (a) forming microchannels on at least one of two substrates to be bonded; and (b) bonding the two substrates. The second step is conducted by flowing the catalyst coating solution into the microchannels by a syringe. The third step of drying the substrate includes the steps of: drying the substrate at room temperature; heat-treating the substrate dried at the room temperature at a temperature higher than the room temperature. The method further comprises the step of forming an oxide layer on the substrate prior to the second step to form easily the catalyst layer on the substrate.

    Abstract translation: 提供了制造微反应器的方法,以防止在微反应器制造过程中催化剂被涂覆在不需要的区域上,简化繁琐的制造工艺,即使在反应器接合之后也仅在微通道的内壁上有效地形成催化剂层, 并且即使在反应进行之后也可以防止催化剂层的开裂或剥离。 微反应器的制造方法包括:制备具有微通道的基板的第一步骤; 使催化剂涂布溶液流入基板的微通道以用催化剂涂布溶液填充微通道的第二步骤; 以及仅通过催化剂涂布溶液中所含溶剂的表面张力使基材干燥以在微通道的内壁上形成催化剂层的第三步骤。 第一步包括以下步骤:(a)在要接合的两个基板中的至少一个上形成微通道; 和(b)粘合两个基底。 第二步是通过注射器将催化剂涂层溶液流入微通道进行。 干燥基材的第三步骤包括以下步骤:在室温下干燥基材; 对在高于室温的室温下室温干燥的基板进行热处理。 该方法还包括在第二步骤之前在衬底上形成氧化物层以在衬底上容易地形成催化剂层的步骤。

    접착력이 우수한 다층 박막 및 이의 제조방법
    26.
    发明公开
    접착력이 우수한 다층 박막 및 이의 제조방법 失效
    具有优异附着力的多层薄膜及其制造方法

    公开(公告)号:KR1020060033456A

    公开(公告)日:2006-04-19

    申请号:KR1020040082581

    申请日:2004-10-15

    Abstract: 본 발명은 접착력이 우수한 다층 박막 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 기판 상에 형성된 질화탄탈륨막과, 상기 질화탄탈륨막 상에 형성된 탄탈륨막과, 상기 탄탈륨막 상에 형성된 금 박막을 포함하는 다층 박막에 관한 것이다. 또한, 본 발명은 질화탄탈륨막이 형성된 기판 상에 탄탈륨을 소정 두께로 증착시킨 다음, 금 박막을 증착시켜 250 내지 800 ℃에서 열처리하여 제조되는 다층 박막의 제조방법에 관한 것이다.
    상기 질화탄탈륨막 및 금 박막 사이에 탄탈륨막을 형성하여 상기 층간 사이의 접착력을 효과적으로 증가시켜 반도체 소자, MEMS 및 연료전지 분야에 바람직하게 적용할 수 있다.
    금, 질화탄탈륨, 탄탈륨, 열처리, 접착, 반도체 소자, MEMS, 연료전지

    Abstract translation: 本发明包括的是,更具体地,氮化钽膜和形成在所述钽薄膜金薄膜,对形成在基板上的氮化钽膜,根据制造多层薄膜的方法和它的优良的粘合形成的钽薄膜 分层薄膜。 本发明还涉及一种制造多层薄膜,该薄膜是通过在250〜800℃热处理制得的方法沉积,然后具有沉积至厚度钽形成的衬底上的期望的氮化钽膜的金薄膜。

    기판 표면 처리 방법
    27.
    发明公开
    기판 표면 처리 방법 有权
    用于处理衬底表面的方法

    公开(公告)号:KR1020030059743A

    公开(公告)日:2003-07-10

    申请号:KR1020020000491

    申请日:2002-01-04

    Inventor: 김재정 차승환

    Abstract: PURPOSE: A method for processing the surface of a substrate is provided to be capable of activating the surface of the substrate, reducing surface resistance, and improving the uniformity of an electroless plating layer. CONSTITUTION: A semiconductor substrate is prepared. A native oxide layer formed on the surface of the semiconductor substrate, is etched and cleaned. The surface of the semiconductor substrate is activated by immersing the cleaned semiconductor substrate into an activating solution. At this time, the activating solution is made of a catalyst for oxidizing a reducing agent, an activating agent for activating the surface of the semiconductor substrate, and a complexing agent for forming metal ion and ligand of the catalyst. Preferably, the metal ion of the catalyst is made of palladium, silver, gold, copper, or platinum.

    Abstract translation: 目的:提供一种处理基板表面的方法,以能够激活基板的表面,降低表面电阻,并提高化学镀层的均匀性。 构成:制备半导体衬底。 形成在半导体衬底的表面上的自然氧化物层被蚀刻和清洁。 半导体衬底的表面通过将清洁的半导体衬底浸入激活溶液而被激活。 此时,活化溶液由用于氧化还原剂的催化剂,用于活化半导体衬底的表面的活化剂和用于形成催化剂的金属离子和配体的络合剂制成。 优选地,催化剂的金属离子由钯,银,金,铜或铂制成。

    접착력이 우수한 다층 박막 및 이의 제조방법
    29.
    发明授权
    접착력이 우수한 다층 박막 및 이의 제조방법 失效
    具有优异粘合性的多层及其制造方法

    公开(公告)号:KR100578976B1

    公开(公告)日:2006-05-12

    申请号:KR1020040082581

    申请日:2004-10-15

    Abstract: 본 발명은 접착력이 우수한 다층 박막 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 기판 상에 형성된 질화탄탈륨막과, 상기 질화탄탈륨막 상에 형성된 탄탈륨막과, 상기 탄탈륨막 상에 형성된 금 박막을 포함하는 다층 박막에 관한 것이다. 또한, 본 발명은 질화탄탈륨막이 형성된 기판 상에 탄탈륨을 소정 두께로 증착시킨 다음, 금 박막을 증착시켜 250 내지 800 ℃에서 열처리하여 제조되는 다층 박막의 제조방법에 관한 것이다.
    상기 질화탄탈륨막 및 금 박막 사이에 탄탈륨막을 형성하여 상기 층간 사이의 접착력을 효과적으로 증가시켜 반도체 소자, MEMS 및 연료전지 분야에 바람직하게 적용할 수 있다.
    금, 질화탄탈륨, 탄탈륨, 열처리, 접착, 반도체 소자, MEMS, 연료전지

    Ru 박막 증착방법
    30.
    发明授权
    Ru 박막 증착방법 有权
    沉积Ru膜的方法

    公开(公告)号:KR100530008B1

    公开(公告)日:2005-11-22

    申请号:KR1020020077444

    申请日:2002-12-06

    Abstract: Ru 박막이 증착되는 확산방지막을 활성화시키는 전처리 공정이 포함되는 Ru 박막 증착방법에 관하여 개시한다. 본 발명에 따른 방법은, 확산방지막 상에 Ru 박막을 증착하는 방법에 있어서, Ru 박막을 증착하기 전에 확산방지막을 팔라듐으로 활성화시키는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 핵생성에 필요한 인큐베이션 타임을 줄여 증착속도 개선효과가 있으므로 생산성을 향상시킬 수 있고, 종래보다 비저항값이 작아져서 열처리 공정이 필요 없으므로 생산성이 향상되며, 우수한 표면거칠기를 얻을 수 있으므로 커패시터의 하부전극으로 사용되면 누설전류가 감소되고, 항복전압이 증가하여 전기적 특성이 좋아진다.

Patent Agency Ranking