公开(公告)号：KR100058037B1

公开(公告)日：1993-01-07

申请号：KR1019900021868

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 김중배 ,  김길호 ,  구교선 ,  안희일 ,  송일현

IPC: G06F13/38

公开(公告)号：KR1019920009447B1

公开(公告)日：1992-10-16

申请号：KR1019900021865

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 채미옥 ,  김중배 ,  김길호 ,  안대영 ,  설대학 ,  구교선 ,  안희일

IPC: G06F13/20

Abstract: The apparatus is to reduct the load related to input/output processing of a CPU and maintain the consistence of input/output service to increase the efficiency of a system. The apparatus is composed of a requested channel (41), a message processor (43) for transmitting the input message of the requested channel (41) to a command cue (44) and cancelling the interruption of input/output, a service processor (45), a service channel (42) for transmitting the output of the service processor (45) to a CPU (2), and an input/ output interrupting processor (46) for performing interrupting operation according to the control of a MPU (13).

Abstract translation: 该装置用于减少与CPU的输入/输出处理相关的负载，并保持输入/输出服务的一致性，以提高系统的效率。 该装置由请求的信道（41），用于将所请求的信道（41）的输入消息发送到命令提示（44）并消除输入/输出中断的消息处理器（43），服务处理器 45），用于将服务处理器（45）的输出发送到CPU（2）的服务通道（42），以及用于根据MPU（13）的控制执行中断操作的输入/输出中断处理器（46） ）。

公开(公告)号：KR1019920008616A

公开(公告)日：1992-05-28

申请号：KR1019900017338

申请日：1990-10-29

Applicant: 한국전자통신연구원

Inventor： 김덕진 ,  김혁구 ,  안희일 ,  손원일 ,  임기욱 ,  윤석환

IPC: G06F15/16

Abstract: 내용 없음.

公开(公告)号：KR100121302B1

公开(公告)日：1997-11-22

申请号：KR1019930029615

申请日：1993-12-24

Applicant: 한국전자통신연구원

Inventor： 박윤옥 ,  최성훈 ,  성동주 ,  조호길 ,  안희일

IPC: G06F13/24

Abstract: Disclosed is a state control method for an interrupt controller on HiPi bus branching to an idle state(82), ARB-WAIT state(84), IC-LATCH state(85), judgement of same ID or same group(86), decoding DEC judgement(87), specified interrupt process(88,89,90) and mediation interrupt process(91,92,93,94,95,96) of a predetermined times, and comprising SAO state(97), VEC1 state, and VEC2 state which can receive a vector, DUMMY1 state ordering the error when transferring, ACK state(100) reproducing a message, and WAIT state judging the completion of interrupt transmittance at the judgement(86). Thereby, the state of an interrupt processors(4,6) can be controlled in accordance with the bus protocol.

Abstract translation: 公开了一种用于分支到空闲状态（82），ARB-等待状态（84），IC-LATCH状态（85），相同ID或相同组（86）的判断的HiPi总线上的中断控制器的状态控制方法，解码 DEC判定（87），指定中断处理（88,89,90）和中断中断处理（91,92,93,94,95,96），包括SAO状态（97），VEC1状态和 能够接收向量的VEC2状态，转移时的DUMMY1状态排序错误，再现消息的ACK状态（100），以及在判断（86）判定中断透射率的完成的WAIT状态）。 因此，可以根据总线协议来控制中断处理器（4,6）的状态。

公开(公告)号：KR1019960025116A

公开(公告)日：1996-07-20

申请号：KR1019940035470

申请日：1994-12-21

Applicant: 한국전자통신연구원

Inventor： 최성훈 ,  박윤옥 ,  안희일

IPC: G06F15/16

Abstract: 본 발명은 고성능 다중처리기 시스템의 시스템 제어기 내부의 실시간 클럭 제어부에 관한 것이다.
본 발명은 RTC와 RTC 제어 로직으로 구성되는 실시간 클럭 제어 장치에 있어서; 상기 RTC 제어 로직은 시스템 제어기 로컬 버스의 데이타와 어드레스를 타임 멀티플렉싱하는 회로, 정확한 동작을 위한 타이밍 정보를 제공하여 동기화 문제를 해결해주는 6비트 카운터 및 디코딩 회로, RTC_AS 신호에 의한 어드레스 래치회로 및 읽기 데이타 전송을 위한 RTC_DS 신호 및 쓰기 데이타 전송을 위한 RTC_D_DRIVE 신호 발생회로, 데이타 전송의 완료를 나타내는 RTC_DTACK_신호의 발생회로, RTC_AD〈7:0〉로 어드레스 전송을 위한 구동 신호인 RTC_A_DRIVE의 발생 회로, 프로세서의 WR_신호를 RTC의 RTC_RW_신호로 변환하는 회로, 및 6비트 카운터의 값을 0에서 34까지의 범위로 조정하기 위한 카운터 인에이블(Counter Enable)회로로 구성되는 것을 특징으로 한다.

公开(公告)号：KR1019950022517A

公开(公告)日：1995-07-28

申请号：KR1019930029615

申请日：1993-12-24

Applicant: 한국전자통신연구원

Inventor： 박윤옥 ,  최성훈 ,  성동주 ,  조호길 ,  안희일

IPC: G06F13/24

Abstract: 본 발명은 HiPi+버스상의 인터럽트(interrupt) 제어기의 상태 제어방법에 관한 것으로서, 본 발명은 IDLE상태(82), ARB+WAIT상태(84), IC-LATCH상태(85), 동일 ID 또는 동일그룹의 판단(86), 디코딩하는 DEC판단(87), 지정인터럽트처리(88,89,90)로 붙기하고, 소정 회수의 중재인터럽트처리(91,92,93,94,95,96)로 붙기, 백터를 받을 수 있는 SAO(97), VEC1(103), VEC2(102), 전송상의 오류를 정리하는 DUMMY1상태(101), 메시지큐를 갱신하는 ACK상태(100), 상기 판단(86)에서 인터럽트 전송이 끝남을 판단하는 WAIT상태(104)로 구성된 제어방법을 제공함으로서 HiPi+버스에서 버스상의 다른 보드나 자기 자신의 인터럽트 요청기에서 전송된 메시지를 상위 모듈인 프로세서에게 전달하기 전송된 메시지를 상위 모듈인 프로세서에게 전달하기 위한 회로중 버스의 프로토콜에 따라 인터럽트처리기(4,6)의 상태 를 제어할 수가 있다.

公开(公告)号：KR1019950020144A

公开(公告)日：1995-07-24

申请号：KR1019930027858

申请日：1993-12-15

Applicant: 한국전자통신연구원

Inventor： 이상민 ,  김중배 ,  김성국 ,  한순섭 ,  안희일

IPC: G06F13/00

Abstract: 본 발명은 컴퓨터 시스템의 성능향상을 위한 입출력 프로세서에 관한 것으로, 입출력 프로세서 내의 버퍼 메모리를 분리하여 다중의 SCSI 버스가 상기 버퍼 메모리를 공유하도록 하고, DMAC와 프로에서의 독립적인 동작을 위한 어드레스 및 데이타 패스를 구성한 입출력 프로세서에 관한 것이다. 이에 본 발명은 다중의 SCSI버스를 제어하는 복수개의 SCSI 제어기와, 하위어드레스 영역으로 SCSI#1과 SCSI#2가 공유하는 제1뱅크와 상위 어드레스 영역으로 SCSI#3과 SCSI#4가 공유하는 제2뱅크로 나누는 2개의 데이타 버퍼메모리와, 상기 데이타 버퍼메모리 뱅크를 제어하는 버퍼메모리 제어기로 구성된다. 상기한 구성요소에 의해 본 발명은 다중의 SCSI버스간의 충돌을 줄이는 작용을 한다.

公开(公告)号：KR1019940005025B1

公开(公告)日：1994-06-09

申请号：KR1019900017339

申请日：1990-10-29

Applicant: 한국전자통신연구원

Inventor： 김덕진 ,  이승규 ,  안희일 ,  손원일 ,  천유식 ,  박승규

IPC: H04L12/933 ,  H04L12/947

Abstract: The switching device comprises a queue logic for temporarily storing input data; a path select logic for selecting a path to transmit the data transmitted through the queue logic to the next stage; and a control logic for controlling the queue logic and the path select logic, thereby simplifying a communication path.

Abstract translation: 切换装置包括用于临时存储输入数据的队列逻辑; 路径选择逻辑，用于选择将通过队列逻辑传输的数据传送到下一级的路径; 以及用于控制队列逻辑和路径选择逻辑的控制逻辑，从而简化通信路径。

公开(公告)号：KR1019930010754A

公开(公告)日：1993-06-23

申请号：KR1019910019572

申请日：1991-11-05

Applicant: 한국전자통신연구원

Inventor： 박윤옥 ,  손원열 ,  손홍영 ,  안희일 ,  박승규

IPC: G06F15/16

Abstract: 내용 없음

公开(公告)号：KR100058036B1

公开(公告)日：1993-01-07

申请号：KR1019900021865

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 채미옥 ,  김중배 ,  김길호 ,  안대영 ,  설대학 ,  구교선 ,  안희일

IPC: G06F13/20