公开(公告)号：ES2896013T3

公开(公告)日：2022-02-23

申请号：ES18795343

申请日：2018-10-19

Applicant: IBM

Inventor： TOPALOGLU RASIT ,  ROSENBLATT SAMI ,  HERTZBERG JARED

IPC: G06N10/00 ,  H01L27/18 ,  H01L39/02 ,  H01L39/22 ,  H01L39/24

Abstract: Un dispositivo de acoplamiento capacitivo superconductor (202) que comprende: una zanja (602) a través de un sustrato (201), desde la parte posterior del sustrato, alcanzando una profundidad en el sustrato, sustancialmente ortogonal a un plano de fabricación en una parte frontal del sustrato, siendo la profundidad menor que el espesor del sustrato; un material superconductor (SC2) depositado como una capa de vía (208) en la zanja con un espacio entre las superficies de la capa de vía en la zanja que permanece accesible desde la parte trasera; una almohadilla superconductora (206) en el lado frontal, acoplando la almohadilla superconductora con un elemento de circuito lógico cuántico fabricado en la parte frontal; y una extensión (304, 306) de la capa de vía en la parte trasera, en la que la extensión se acopla a un elemento de circuito de lectura cuántica fabricado en la parte trasera.

公开(公告)号：DE112017008244B4

公开(公告)日：2021-12-16

申请号：DE112017008244

申请日：2017-12-20

Applicant: IBM

Inventor： GAMBETTA JAY ,  CORCOLES-GONZALEZ ANTONIO ,  SOLGUN FIRAT ,  ROSENBLATT SAMI ,  BRINK MARKUS

IPC: H01L39/22

Abstract: Struktur, die aufweist:eine erste Oberfläche, die ein induktives, spiralförmiges Element eines Resonators aufweist; undeine zweite Oberfläche, die einen ersten Bereich eines kapazitiven Elements des Resonators und zumindest ein Qubit aufweist, wobei sich ein zweiter Bereich des kapazitiven Elements des Resonators auf der ersten Oberfläche befindet, wobei sich das induktive, spiralförmige Element um den zweiten Bereich des kapazitiven Elements windet.

公开(公告)号：IL287255D0

公开(公告)日：2021-12-01

申请号：IL28725521

申请日：2021-10-13

Applicant: IBM ,  RUBIN JOSHUA ,  HERTZBERG JARED ,  ROSENBLATT SAMI ,  VIVEKANANDA ADIGA ,  BRINK MARKUS ,  KUMAR ARVIND

Inventor： RUBIN JOSHUA ,  HERTZBERG JARED ,  ROSENBLATT SAMI ,  VIVEKANANDA ADIGA ,  BRINK MARKUS ,  KUMAR ARVIND

IPC: G06N20/10 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/48 ,  H01L23/532 ,  H01L27/18 ,  H01L39/02 ,  H01L39/22 ,  H01L39/24

Abstract: On a first superconducting layer deposited on a first surface of a substrate, a first component of a resonator is pattered. On a second superconducting layer deposited on a second surface of the substrate, a second component of the resonator is patterned. The first surface and the second surface are disposed relative to each other in a non-co-planar disposition. In the substrate, a recess is created, the recess extending from the first superconducting layer to the second superconducting layer. On an inner surface of the recess, a third superconducting layer is deposited, the third superconducting layer forming a superconducting path between the first superconducting layer and the second superconducting layer. Excess material of the third superconducting layer is removed from the first surface and the second surface, forming a completed through-silicon via (TSV).

公开(公告)号：SG11202110352VA

公开(公告)日：2021-10-28

申请号：SG11202110352V

申请日：2020-06-15

Applicant: IBM

Inventor： CHOW JERRY ,  ROSENBLATT SAMI

IPC: G06N10/00 ,  H01L27/18 ,  H01L39/22 ,  H01L39/24

Abstract: A quantum computing device is formed using a first chip and a second chip, the first chip having a first substrate, a first set of pads, and a set of Josephson junctions disposed on the first substrate. The second chip has a second substrate, a second set of pads disposed on the second substrate opposite the first set of pads, and a second layer formed on a subset of the second set of pads. The second layer is configured to bond the first chip and the second chip. The subset of the second set of pads corresponds to a subset of the set of Josephson junctions selected to avoid frequency collision between qubits in a set of qubits. A qubit is formed using a Josephson junction from the subset of Josephson junctions and another Josephson junction not in the subset being rendered unusable for forming qubits.

公开(公告)号：DE112017007386B4

公开(公告)日：2020-07-30

申请号：DE112017007386

申请日：2017-12-19

Applicant: IBM

Inventor： ROSENBLATT SAMI ,  BRINK MARKUS

IPC: H01L39/22

Abstract: Verfahren zum Bilden eines Seitenwand-Tunnelkontakts, das aufweist:Bilden einer ersten leitenden Schicht durch eine erste Schattenmaskenbedampfung;Bilden einer zweiten leitenden Schicht auf einem Teil der ersten leitenden Schicht, wobei die zweite leitende Schicht durch eine zweite Schattenmaskenbedampfung gebildet wird;Bilden einer Oxidschicht auf der ersten leitenden Schicht und der zweiten leitenden Schicht, wobei ein Teil der Oxidschicht auf einer Seitenwand der ersten leitenden Schicht gebildet wird; undBilden einer dritten leitenden Schicht unmittelbar auf einer gegenüberliegenden Seite des Teils der Oxidschicht, der sich auf der Seitenwand der ersten leitenden Schicht befindet, sodass sich der Seitenwand-Tunnelkontakt zwischen der ersten leitenden Schicht und der dritten leitenden Schicht befindet,wobei sich ein Segment des Seitenwand-Tunnelkontakts zwischen einem dreieckigen Abschnitt der zweiten leitenden Schicht und einem dreieckigen Abschnitt der dritten leitenden Schicht befindet.

公开(公告)号：DE112017008044T5

公开(公告)日：2020-07-09

申请号：DE112017008044

申请日：2017-12-19

Applicant: IBM

Inventor： ROSENBLATT SAMI ,  TOPALOGU RASIT ONUR ,  HERTZBERG JARED BARNEY ,  RAUSCH WERNER A

IPC: H01L39/22

Abstract: Ein vertikaler q-Kondensator (202, 302, 700, 1100, 1400, 1800) weist einen Graben (304, 502, 902, 1202, 1204, 1602) in einem Substrat (400) durch eine Schicht (602, 1302, 1304) von supraleitendem Material (402) auf. Ein Supraleiter wird in dem Graben (304, 502, 902, 1202, 1204, 1602) abgeschieden und bildet eine erste Dünnschicht auf einer ersten Oberfläche, eine zweite Dünnschicht auf einer zweiten Oberfläche und eine dritte Dünnschicht des Supraleiters auf einer dritten Oberfläche des Grabens (304, 502, 902, 1202, 1204, 1602). Die erste und die zweite Oberfläche sind im Wesentlichen parallel und die dritte Oberfläche in dem Graben (304, 502, 902, 1202, 1204, 1602) trennt die erste und die zweite Oberfläche. Ein Dielektrikum wird unter der dritten Dünnschicht durch Ätzen freigelegt. Eine erste Kopplung wird zwischen der ersten Dünnschicht und einem ersten Kontakt gebildet und eine zweite Kopplung wird zwischen der zweiten Dünnschicht und einem zweiten Kontakt in einer supraleitenden Quantenlogikschaltung gebildet. Die erste und die zweite Kopplung bewirken, dass die erste und die zweite Dünnschicht als vertikaler q-Kondensator (202, 302, 700, 1100, 1400, 1800) wirken, der die Integrität von Daten in der supraleitenden Quantenlogikschaltung innerhalb eines Schwellenwerts aufrechthält.

公开(公告)号：DE112017006931T5

公开(公告)日：2019-10-10

申请号：DE112017006931

申请日：2017-11-28

Applicant: IBM

Inventor： ROSENBLATT SAMI ,  HERTZBERG JARED BARNEY ,  BRINK MARKUS

IPC: G11C11/44 ,  H04L9/00

Abstract: Eine Technik bezieht sich auf einen supraleitenden Chip. Resonanzeinheiten enthalten jeweils einen Josephson-Übergang. Die Resonanzeinheiten haben Resonanzfrequenzen, deren Unterschiede auf einer Variation des Josephson-Übergangs beruhen. Ein Übertragungsmedium ist mit den Resonanzeinheiten verbunden, und das Übertragungsmedium ist so konfiguriert, dass es eine Sequenz der Resonanzfrequenzen als eine Kennung des Chips ausgibt.

公开(公告)号：DE102013224104A1

公开(公告)日：2014-06-12

申请号：DE102013224104

申请日：2013-11-26

Applicant: IBM

Inventor： CHELLAPPA SRIVATSAN ,  IYER SUBRAMANIAN S ,  KIRIHATA TOSHIAKI ,  ROSENBLATT SAMI

IPC: G06F21/44

Abstract: Ausführungsformen der vorliegenden Erfindung stellen einen Echtheitsnachweisdienst eines Chips bereit, der eine chipspezifische Kennung (ID) aufweist. Gemäß einer typischen Ausführungsform wird eine Echtheitsnachweiseinheit bereitgestellt, die ein Erkennungs-(ID-)Modul, ein Selbsttest-Modul und eine chipspezifische Komponente enthält. Die chipspezifische Komponente ist einem Chip zugehörig und enthält ein chipspezifisches Merkmal. Das Selbsttest-Modul ruft das chipspezifische Merkmal ab und übermittelt dieses an das Erkennungs-Modul. Das Erkennungs-Modul empfängt das chipspezifische Merkmal, erzeugt unter Verwendung des chipspezifischen Merkmals einen ersten Echtheitsnachweiswert und speichert den Echtheitsnachweiswert in einem Speicher. Das Selbsttest-Modul erzeugt unter Verwendung einer Echtheitsnachweisabfrage einen zweiten Echtheitsnachweiswert. Das Erkennungs-Modul enthält eine Vergleichsschaltung, die den ersten Echtheitsnachweiswert mit dem zweiten Echtheitsnachweiswert vergleicht und auf der Grundlage der Ergebnisse des Vergleichs der beiden Werte miteinander einen Echtheitsnachweis-Ausgabewert erzeugt.

公开(公告)号：CA2852883A1

公开(公告)日：2013-05-30

申请号：CA2852883

申请日：2012-09-13

Applicant: IBM

Inventor： FAINSTEIN DANIEL J ,  CESTERO ALBERTO ,  IYER SUBRAMANIAN S ,  KIRIHATA TOSHIAKI ,  ROSENBLATT SAMI ,  ROBSON NORMAN W

IPC: G11C29/00 ,  G06F21/00

Abstract: A random intrinsic chip ID generation employs a retention fail signature. A 1st and 2nd ID are generated using testing settings with a 1st setting more restrictive than the 2nd, creating more fails in the 1st ID bit string 275 that includes 2nd ID bit string 290. A retention pause time controls the number of retention fails, adjusted by a BIST engine 625, wherein the fail numbers 803, 920 satisfy a predetermined fail target. Verification confirms whether the 1st ID includes the 2nd ID bit string, the ID being the one used for authentication. Authentication is enabled by a 3rd ID with intermediate condition such that 1st ID includes 3rd ID bit string and 3rd ID includes 2nd ID bit string. The intermediate condition includes a guard-band to eliminate bit instability problem near the 1st and 2nd ID boundary. The intermediate condition is changed at each ID read operation, resulting in a more secure identification.

公开(公告)号：BR112021025721A2

公开(公告)日：2022-02-08

申请号：BR112021025721

申请日：2020-06-15

Applicant: IBM

Inventor： CHOW JERRY ,  ROSENBLATT SAMI

IPC: H01L27/18 ,  G06N10/00 ,  H01L39/22 ,  H01L39/24

Abstract: fabricação de estruturas de transmon qubit flip-chip para dispositivos de computação quântica. um dispositivo de computação quântica (300) é formado usando um primeiro chip (302) e um segundo chip (306), o primeiro chip tendo um primeiro substrato (303), um primeiro conjunto de blocos (312 a, b) e um conjunto de junções josephson (304) dispostas no primeiro substrato. o segundo chip tem um segundo substrato (307), um segundo conjunto de pads (308) disposto no segundo substrato oposto ao primeiro conjunto de pads e uma segunda camada (310 a, b) formada em um subconjunto do segundo conjunto de pads. a segunda camada é configurada para ligar o primeiro chip e o segundo chip. o subconjunto do segundo conjunto de pads corresponde a um subconjunto do conjunto de junções josephson selecionadas para evitar a colisão de frequência entre qubits em um conjunto de qubits. um qubit é formado usando uma junção josephson do subconjunto de junções josephson e outra junção josephson não no subconjunto tornando-se inutilizável para formar qubits.