公开(公告)号：KR1020070082354A

公开(公告)日：2007-08-21

申请号：KR1020060015081

申请日：2006-02-16

Applicant: 삼성전자주식회사

Inventor： 송태익 ,  신용원 ,  임종한 ,  이종훈

IPC: H03M1/66 ,  H04B1/40

CPC classification number: H03M1/70 ,  H03M2201/196 ,  H03M2201/6107 ,  H03M2201/62

Abstract: An apparatus and a method for controlling a dynamic range of a DAC(Digital to Analog Converter) input signal are provided to optimize the performance of a DAC by actively controlling the DAC input signal according to the number of channels and operation scenarios. Diffused signals including a plurality of channel signals having predetermined digital gain values outputted by a PN diffuser(202) pass through a gain normalizer(204) before transmission to an LPF(Low Pass Filter)(206). The gain normalizer(204) normalizes the diffused signals of N + m bits with normalization factors in accordance with an input operation range of a DAC(210) to output normalized signals of N bits. The PN diffuser(202) generates the diffused signals of larger bits that is N+m bits by using the gain normalizer(204). The output of the gain normalizer(204) is filtered by the LPF(206) to be transmitted to an interpolator(208). The interpolator(208) interpolates the signals transmitted from the LPF(206) in consideration of the input operation range of the DAC(210) to provide the interpolated signals to the DAC(210). The DAC(210) converts the interpolated signals into analog signals and outputs the converted signals.

Abstract translation: 提供了一种用于控制DAC（数模转换器）输入信号的动态范围的装置和方法，以通过根据信道数量和操作情况主动地控制DAC输入信号来优化DAC的性能。 包括具有由PN扩散器（202）输出的预定数字增益值的多个信道信号的扩散信号在传输到LPF（低通滤波器）（206）之前经过增益归一化器（204）。 增益归一化器（204）根据DAC（210）的输入操作范围使归一化因子对N + m位的扩散信号进行归一化，以输出N位的归一化信号。 PN漫射器（202）通过使用增益归一化器（204）产生N + m比特的较大比特的扩散信号。 增益归一化器（204）的输出由LPF（206）滤波以被发送到内插器（208）。 考虑到DAC（210）的输入操作范围，插值器（208）内插从LPF（206）发送的信号，以将内插信号提供给DAC（210）。 DAC（210）将内插信号转换为模拟信号并输出​​转换后的信号。

公开(公告)号：KR101136969B1

公开(公告)日：2012-04-19

申请号：KR20100139495

申请日：2010-12-30

Applicant: KOREA ELECTRONICS TECHNOLOGY

Inventor： CHO SARM GOO ,  LEE WOO SUNG ,  KIM DONG SU

IPC: H03M3/02

CPC classification number: H03M3/39 ,  H03M3/32 ,  H03M2201/196 ,  H03M2201/61

Abstract: PURPOSE: A bandpass modulator is provided to increase stability, the size of an output signal, and coding efficiency by reducing the signal accumulation of a resonator. CONSTITUTION: A bandpass delta-sigma modulator(200) comprises first to fourth calculation units(202,204,206,208), first and second resonant units(212,214), first and second quantization units(222,224), a shifter(232), and a delay unit(242). The first and the second resonant units are parallely connected. The first calculation unit, the first resonant unit, and a first quantization unit are included in a first stage. The second calculation unit, the second resonant unit, and the second quantization unit are included in a second stage. The first calculation unit is connected to the input of the first resonant unit. The first resonant unit passes through a signal having a specific frequency band from an output signal of the first calculation unit.

Abstract translation: 目的：提供一种带通调制器，通过减少谐振器的信号累积来提高稳定性，输出信号的大小和编码效率。 构成：带通Δ-Σ调制器（200）包括第一至第四计算单元（202,204,206,208），第一和第二谐振单元（212,214），第一和第二量化单元（222,224），移位器（232）和延迟单元 242）。 第一和第二谐振单元并联连接。 第一计算单元，第一谐振单元和第一量化单元包括在第一级中。 第二计算单元，第二谐振单元和第二量化单元包括在第二阶段中。 第一计算单元连接到第一谐振单元的输入端。 第一谐振单元从第一计算单元的输出信号通过具有特定频带的信号。

公开(公告)号：KR20120003327A

公开(公告)日：2012-01-10

申请号：KR20100064113

申请日：2010-07-02

Applicant: AGENCY DEFENSE DEV

Inventor： LEE DAE IL ,  KIM KI KEUN ,  HEO JONG WAN ,  KO HYUN SUK

IPC: H03M1/12

CPC classification number: H03M1/18 ,  H03M1/0626 ,  H03M2201/196 ,  H03M2201/6107 ,  H03M2201/6372

Abstract: PURPOSE: A radio transmission device and method using a digital-analog converter are provided to minimize the use of an analog device while maximizing the signal to noise ratio or the spurious-free dynamic range of an output signal. CONSTITUTION: A digital signal generator(110) creates a base band digital signal having bandwidth less than half of digital-analog conversion sampling frequency about data which is transmitted. A digital-to-analog conversion part(130) changes the base band digital signal into an analog signal. A frequency band determining part(150) determines the frequency band of an image signal which is fitted to predetermined signal-noise ratio in a output spectrum of the analog signal. A band pass filter(170) changeably passes through the analog signal which belongs to the frequency band. An analog transmission part(190) transmits the analog signal which is passed through a transmission antenna.

Abstract translation: 目的：提供使用数模转换器的无线电传输装置和方法，以最小化模拟装置的使用，同时最大化输出信号的信噪比或无杂散动态范围。 构成：数字信号发生器（110）产生带宽小于数字模拟转换采样频率的一半的基带数字信号，该数字模拟转换采样频率关于所发送的数据。 数模转换部分（130）将基带数字信号改变为模拟信号。 频带确定部分（150）确定在模拟信号的输出频谱中拟合到预定信噪比的图像信号的频带。 带通滤波器（170）可以改变地通过属于频带的模拟信号。 模拟发送部（190）发送通过发送天线的模拟信号。

公开(公告)号：KR1020110042730A

公开(公告)日：2011-04-27

申请号：KR1020090099536

申请日：2009-10-20

Applicant: 인하대학교 산학협력단

Inventor： 윤광섭 ,  김원

IPC: H03M1/12

CPC classification number: H03M1/362 ,  H03M1/1205 ,  H03M1/14 ,  H03M2201/196 ,  H03M2201/2216 ,  H03M2201/2241

Abstract: PURPOSE: An analog to digital converter using partial encoding is provided to eliminate the asynchronous problem between codes due to a bottleneck phenomenon. CONSTITUTION: A voltage distributing unit(100) distributes a reference voltage. A range detector unit(200) generates a control signal. A first frontal amplifying unit(300) amplifies two differential reference voltages and two differential analog signals. A second frontal amplifying unit(400) amplifies two output signals from the first frontal amplifying unit. A comparison unit(700) synchronizes two amplification signals of a frontal amplifier of the second frontal amplifying unit. A switch unit(800) is switched on/off based on four control signals. An upper encoder unit encodes two upper bits of six bits. A lower encoder unit encodes four lower bits of six bits. A synchronization unit(1100) synchronizes the output signals of the upper encoder unit and the lower encoder unit according to a main clock signal.

Abstract translation: 目的：提供使用部分编码的模数转换器，以消除由于瓶颈现象引起的代码间的异步问题。 构成：电压分配单元（100）分配参考电压。 距离检测器单元（200）产生控制信号。 第一正面放大单元（300）放大两个差分参考电压和两个差分模拟信号。 第二正面放大单元（400）放大来自第一正面放大单元的两个输出信号。 比较单元（700）同步第二正面放大单元的正面放大器的两个放大信号。 基于四个控制信号，开关单元（800）被接通/断开。 上编码器单元编码6位的两位高位。 较低的编码器单元编码六位的四位低位。 同步单元（1100）根据主时钟信号同步上编码器单元和下编码器单元的输出信号。

公开(公告)号：KR1020090043636A

公开(公告)日：2009-05-07

申请号：KR1020070109278

申请日：2007-10-30

Applicant: 한국과학기술원

Inventor： 조성환 ,  윤영규

IPC: H03M1/12

CPC classification number: H03M1/121 ,  H03M1/126 ,  H03M2201/11 ,  H03M2201/196 ,  H03M2201/2225 ,  H03M2201/6107

Abstract: 전압제어발진기 기반의 N차 아날로그 디지털 변환기는 N 개의 컨버팅부, 멀티플렉서를 포함한다. N 개의 컨버팅부는 기준 클럭 신호가 N(N은 2이상의 자연수) 분주된 제1 내지 제N 클럭 신호에 따라 각각의 샘플링 레이트로 아날로그 입력 신호가 샘플링된 제1 내지 제N 개 샘플신호의 전압 레벨에 기초한 N 개의 디지털 신호를 각각 출력한다. 멀티플렉서는 제어 클럭 신호에 응답하여 상기 N 개의 디지털 신호들 중 하나를 선택하여 출력한다. 따라서 여러 주파수 대역에서 높은 신호 대 잡음비를 갖는다.

公开(公告)号：KR1020060122190A

公开(公告)日：2006-11-30

申请号：KR1020050044240

申请日：2005-05-25

Applicant: 주식회사 에이티앤에스

Inventor： 오정호

IPC: H03M1/10

CPC classification number: H03M1/123 ,  H03M1/129 ,  H03M1/188 ,  H03M2201/1172 ,  H03M2201/196

Abstract: An AD converting device is provided to convert a wide band analog signal into a digital signal without quantization distortion. In an AD converting device, an analog signal dividing unit(300) divides a frequency band with an input analogue signal into more than two sub bands. A sub band AD converting unit(100-1 to 100-N) AD converts a signal of each sub band divided by the analog signal dividing unit(300). A digital signal combining unit(200) combines output digital signals of the sub band AD converting unit(100-1 to 100-N) into one.

Abstract translation: 提供AD转换装置以将宽带模拟信号转换成数字信号而不产生量化失真。 在AD转换装置中，模拟信号分割单元（300）将具有输入模拟信号的频带划分成多于两个子带。 子频带AD转换单元（100-1至100-N）AD转换由模拟信号分割单元（300）划分的每个子带的信号。 数字信号组合单元（200）将子带AD转换单元（100-1至100-N）的输出数字信号组合成一个。

公开(公告)号：KR1020060103597A

公开(公告)日：2006-10-04

申请号：KR1020050025360

申请日：2005-03-28

Applicant: 엘지전자 주식회사

Inventor： 이우열

IPC: H03M1/12

CPC classification number: H03M1/1245 ,  H03M1/361 ,  H03M2201/196 ,  H03M2201/643 ,  H03M2201/933

Abstract: 아날로그/디지털 변환기로 입력되는 플러스 및 마이너스 아날로그 신호에 바이어스 전압을 공급하는 바이어스 회로를 아날로그/디지털 변환기와 함께 집적소자 내에 일체로 구성한다.
아날로그/디지털 변환기와, 상기 아날로그/디지털 변환기와 함께 집적소자 내에 일체로 구비되고, 상기 아날로그/디지털 변환기에 입력되는 플러스 및 마이너스 아날로그 신호에 직류 바이어스 전압을 공급하는 바이어스 전압 공급회로로 이루어지고, 상기 바이어스 전압 공급회로는 제 1 및 제 2 전원단자의 사이에 직렬 연결되어 제 1 및 제 2 전원단자에 인가되는 전원의 중간전압을 발생하는 저항 값이 동일한 2개의 제 1 저항과 상기 전원 분할수단이 분할한 전원의 중간전압을 상기 플러스 및 마이너스 아날로그 신호가 입력되는 상기 아날로그/디지털 변환기의 입력단자에 공급하는 저항 값이 동일한 2개의 제 2 저항으로 구성되는 것으로 조립공정 및 회로기판의 크기를 줄이고, 콘덴서를 집적소자의 외부에서 연결하여 집적소자에 내장된 바이어스 전압 공급회로의 간섭을 최소화한다.
아날로그/디지털 변환기, 집적소자, 바이어스전압, 밸런스 신호

公开(公告)号：KR1020060073068A

公开(公告)日：2006-06-28

申请号：KR1020040111908

申请日：2004-12-24

Applicant: 삼성전자주식회사

Inventor： 이동근 ,  이승환

IPC: H03M1/66 ,  H03M1/06

CPC classification number: H03M1/0607 ,  H03M1/668 ,  H03M2201/196 ,  H03M2201/622 ,  H03M2201/6381

Abstract: 본 발명은 통신 시스템 구현을 위한 디지털 신호처리 회로설계에 필수적 요소인 디지털-아날로그 변환기(DAC:Digital-Analog Convertor)의 이득 불일치 보상을 위한 장치 및 방법에 관한 것으로, 특히 디지털 전치 왜곡기를 디지털-아날로그 변환기 전단에 위치시켜 사용하는 통신 시스템에서 디지털 전치 왜곡기와 디지털-아날로그 변환기 사이에 디지털-아날로그 변환기 이득 불일치 보상기를 두고, 이 보상기가 디지털 직교 디지털 변조기 다음에 위치하는 디지털-아날로그 이득 불일치 예측기가 예측한 예측 값을 전송받아 이득을 보상하여 디지털-아날로그 변환기에 입력하게 하는 디지털-아날로그 변환기(DAC:Digital-Analog Convertor)의 이득 불일치 보상을 위한 장치 및 방법에 관한 것이다.

디지털-아날로그 변환기, 이득 불일치, 이득 보상,