公开(公告)号：CN106936431A

公开(公告)日：2017-07-07

申请号：CN201511024646.4

申请日：2015-12-30

Applicant: 上海贝岭股份有限公司

Inventor： 袁文师 ,  王美红 ,  丁学欣

IPC: H03M1/08

CPC classification number: H03M1/0845 ,  H03M2201/643

Abstract: 本发明公开了一种高性能低噪音芯片，具基准电压模块、模数转换器、以及与模数转换器相连接的信号处理模块：第一引焊点，第一引焊点与基准电压模块的基准电压输出端相连接；第一针脚，第一针脚通过引线与第一引焊点相连接；第二引焊点，第二引焊点与第一针脚通过引线连接，第二焊点与模数转换器的正相输入端相连接；第三引焊点，第三焊点与基准电压模块的接地端、模数转换器的接地端以及信号处理模块的接地端相连接；第二针脚，第二针脚通过引线与第三引焊点相连接；第四引焊点，第四引焊点与第二针脚通过引线连接，第四引焊点与模数转换器的反向输入端相连接。本发明还提供一种高性能低噪音芯片的制备方法。

公开(公告)号：CN106330183A

公开(公告)日：2017-01-11

申请号：CN201610694100.8

申请日：2016-08-22

Applicant: 电子科技大学

Inventor： 宁宁 ,  耿鹏飞 ,  吴克军 ,  张浩 ,  于奇

IPC: H03M1/08

CPC classification number: H03M1/0845 ,  H03M2201/643

Abstract: 本发明属于数模转换领域，具体为一种DAC电流源阵列排布方法。通过构造两类基本矩阵Bm和Cn(其中，m＝0,1,2…，n＝0,1,2,3)，对于N位电流源阵列，令N＝4m+n，得到对应的m和n的大小，从而选择矩阵Bm和Cn来构造电流源阵列；首先将矩阵Bm中的每个元素bm替换为矩阵Rm，得到矩阵F，其中Rm为矩阵Cn与矩阵2nbm×I的和，I为2n×2n的全1矩阵，然后建立直角坐标系，将矩阵F置于坐标系中的第一象限，并关于x轴，y轴和坐标原点对称得到另三个象限的矩阵，将四个象限的矩阵组合在一起，得到23m+n+1×23m+n+1矩阵A4m+n，即对应N位电流源阵列的排布方式。本发明抑制梯度误差对电流源失配的影响，提高了DAC的DNL和INL。

公开(公告)号：KR101160962B1

公开(公告)日：2012-06-29

申请号：KR1020110040171

申请日：2011-04-28

Applicant: 서강대학교산학협력단

Inventor： 이승훈 ,  구병우 ,  박혜림

IPC: H03M1/12

CPC classification number: H03M1/1245 ,  H03M1/0607 ,  H03M1/361 ,  H03M2201/2216 ,  H03M2201/61 ,  H03M2201/622 ,  H03M2201/643

Abstract: PURPOSE: An ADC(Analog To Digital Converter) for processing wideband variable input signals is provided to adopt all WUXGA(Wide Ultra Extended Graphics Array) resolutions from VGA(Video Graphics Array) by applying a second stage reference voltage selection method to a flash ADC. CONSTITUTION: A SHA(Sample-And-Hold Amplifier)(110) exactly samples values which are suitable for necessary specification by using GBC(Gate-Bootstrapping Circuit). A MDAC(Multiplying Digital-To-Analog Converter)(120) reduces the necessary number of unit capacitors by half since a merged-capacitor switching technique is applied. A FLASH1 ADC(Analog To Digital Converter)(130) and a FLASH2 ADC(140) apply an interpolation method. An on-chip reference current voltage generator(150) processes a broadband variable input signal through one external signal. A clock generator(160) generates non-overlapped two clocks from one reference clock, which is inputted from the outside, in a chip. A digital correction circuit(170) including the clock generator and a divider is integrated with an on-chip.

Abstract translation: 目的：提供用于处理宽带可变输入信号的ADC（模/数转换器），以通过将第二级参考电压选择方法应用于闪存ADC来采用VGA（视频图形阵列）中的所有WUXGA（Wide Ultra Extended Graphics Array） 。 构成：SHA（采样保持放大器）（110）通过使用GBC（栅极引导电路）精确地采样适合于必要规格的值。 使用合并电容切换技术，MDAC（乘法数模转换器）（120）将必需数量的单位电容器减少了一半。 FLASH1 ADC（模数转换器）（130）和FLASH2 ADC（140）应用插值方法。 片上参考电流电压发生器（150）通过一个外部信号处理宽带可变输入信号。 时钟发生器（160）从芯片中从外部输入的一个参考时钟产生非重叠的两个时钟。 包括时钟发生器和分频器的数字校正电路（170）与片上集成。

公开(公告)号：KR101158038B1

公开(公告)日：2012-06-22

申请号：KR1020110048235

申请日：2011-05-23

Applicant: 주식회사 유컴테크놀러지

Inventor： 김준오 ,  진상일 ,  이성주

IPC: H03M1/08 ,  H03M1/12

CPC classification number: H03M1/0614 ,  H03M1/0827 ,  H03M1/0845 ,  H03M2201/6327 ,  H03M2201/643 ,  H03M2201/646

Abstract: PURPOSE: A method for reducing harmonics in analog to digital conversion is provided to reduce harmonic noise generated by an A/D converter by processing output signals from an A/D converter in a time domain. CONSTITUTION: A size of a signal converted into a digital format is measured. The size of the signal is compared with a size of a signal before a 1 sampling period. The size of the signal is corrected according to a comparison result value exceeding a threshold. The correction signal passing a correction step is outputted. The measured signal outputs as it is when the size comparison result is below the threshold. The threshold is a multiplied value of peak amplitude of an analog signal, angular velocity, and a sampling period. A correction signal is calculated by using the size of the signal before the 1 sampling period and a size of a signal before a 2 sampling period.

Abstract translation: 目的：提供一种降低模数转换中谐波的方法，通过在时域中处理来自A / D转换器的输出信号，减少A / D转换器产生的谐波噪声。 规定：测量转换成数字格式的信号的大小。 将信号的大小与1采样周期之前的信号的大小进行比较。 根据超过阈值的比较结果值来校正信号的大小。 输出通过校正步骤的校正信号。 当尺寸比较结果低于阈值时，测量的信号按原样输出。 阈值是模拟信号的峰值幅度，角速度和采样周期的相乘值。 通过使用1采样周期之前的信号的大小和在2采样周期之前的信号的大小来计算校正信号。

公开(公告)号：KR1020080001403A

公开(公告)日：2008-01-03

申请号：KR1020060059839

申请日：2006-06-29

Applicant: 엘지디스플레이 주식회사

Inventor： 박권식 ,  윤수영 ,  전민두 ,  문태웅

IPC: G09G3/36 ,  G11C19/00 ,  H03K19/00 ,  G09G3/20

CPC classification number: G11C19/28 ,  G02F1/136213 ,  G09G3/3655 ,  G09G3/3688 ,  G09G2310/0286 ,  G09G2310/0291 ,  H03K19/01742 ,  H03M2201/643

Abstract: A shift register and an LCD(Liquid Crystal Display) device are provided to prevent ripples by using two output terminals, which have different loads from each other while two output signals are in low voltages, of the shift register. A shift register includes first and second stages(S1,S2), and a ripple down controller(100). The first stage charges a first output terminal in response to the voltage of a first node and discharges the first output terminal in response to the voltage of a second node. The second stage is operated according to the voltage of the first output terminal, charges a second output terminal in response to the voltage of a third node, and discharge the second output terminal in response to the voltage of a fourth node. The ripple down controller connects the first and second output terminals in response to the voltage of the fourth node.

Abstract translation: 提供移位寄存器和LCD（液晶显示器）装置，以通过使用两个输出端子来防止波纹，两个输出端子在移位寄存器的两个输出信号处于低电压状态时彼此具有不同的负载。 移位寄存器包括第一和第二级（S1，S2）和纹波下拉控制器（100）。 第一级响应于第一节点的电压对第一输出端子充电，并且响应于第二节点的电压对第一输出端子进行放电。 第二级根据第一输出端的电压工作，响应于第三节点的电压对第二输出端充电，并响应于第四节点的电压对第二输出端进行放电。 纹波下拉控制器响应于第四节点的电压来连接第一和第二输出端子。

公开(公告)号：KR1020060103597A

公开(公告)日：2006-10-04

申请号：KR1020050025360

申请日：2005-03-28

Applicant: 엘지전자 주식회사

Inventor： 이우열

IPC: H03M1/12

CPC classification number: H03M1/1245 ,  H03M1/361 ,  H03M2201/196 ,  H03M2201/643 ,  H03M2201/933

Abstract: 아날로그/디지털 변환기로 입력되는 플러스 및 마이너스 아날로그 신호에 바이어스 전압을 공급하는 바이어스 회로를 아날로그/디지털 변환기와 함께 집적소자 내에 일체로 구성한다.
아날로그/디지털 변환기와, 상기 아날로그/디지털 변환기와 함께 집적소자 내에 일체로 구비되고, 상기 아날로그/디지털 변환기에 입력되는 플러스 및 마이너스 아날로그 신호에 직류 바이어스 전압을 공급하는 바이어스 전압 공급회로로 이루어지고, 상기 바이어스 전압 공급회로는 제 1 및 제 2 전원단자의 사이에 직렬 연결되어 제 1 및 제 2 전원단자에 인가되는 전원의 중간전압을 발생하는 저항 값이 동일한 2개의 제 1 저항과 상기 전원 분할수단이 분할한 전원의 중간전압을 상기 플러스 및 마이너스 아날로그 신호가 입력되는 상기 아날로그/디지털 변환기의 입력단자에 공급하는 저항 값이 동일한 2개의 제 2 저항으로 구성되는 것으로 조립공정 및 회로기판의 크기를 줄이고, 콘덴서를 집적소자의 외부에서 연결하여 집적소자에 내장된 바이어스 전압 공급회로의 간섭을 최소화한다.
아날로그/디지털 변환기, 집적소자, 바이어스전압, 밸런스 신호

公开(公告)号：KR101471611B1

公开(公告)日：2014-12-11

申请号：KR1020130085283

申请日：2013-07-19

Applicant: 전자부품연구원

Inventor： 강현욱 ,  박상훈 ,  김기진 ,  안광호

IPC: H03M1/12

CPC classification number: H03M1/38 ,  H03M1/1205 ,  H03M1/1245 ,  H03M2201/2216 ,  H03M2201/2233 ,  H03M2201/61 ,  H03M2201/643

Abstract: 레퍼런스 전압 변동 방지 기법을 적용한 다채널 SAR 타입 ADC 장치 및 방법이 제공된다. 본 발명의 실시예에 따른, ADC 장치에 구비된 각각의 ADC는, 아날로그 입력 신호의 전압인 입력 전압과 레퍼런스 전압을 형성하고, 입력 전압과 레퍼런스 전압을 비교하여 디지털 데이터로 비교 결과를 출력하며, 비교 결과를 외부에 출력하기 위해 기록하고, 레퍼런스 전압 형성을 위한 연결 동작을 다른 ADC와 함께 수행한다. 이에 의해, 입력 전압과 레퍼런스 전압을 비교하는 구간에 레퍼런스가 변동하는 것을 방지하여, 비교중인 채널의 비교부에 입력되는 레퍼런스 변동에 의한 오작동을 방지할 수 있어, 고해상도 ADC를 제공할 수 있게 된다.

Abstract translation: 提供一种采用参考电压波动预防方案的多通道SAR型ADC的装置和方法。 根据本发明的实施例，ADC装置中提供的每个ADC形成作为模拟输入信号的电压的输入电压和参考电压，将输入电压与参考电压进行比较，以将比较结果输出为 数字数据记录将被外部输出的比较结果，并与另一个ADC一起执行连接操作以形成参考电压。 因此，在比较输入电压和参考电压的部分中，防止参考波动，从而可以防止输入到被比较的通道的比较单元中的参考波动的故障，因此高分辨率ADC可以 提供。

公开(公告)号：KR1020060122387A

公开(公告)日：2006-11-30

申请号：KR1020050044810

申请日：2005-05-27

Applicant: 삼창기업 주식회사

Inventor： 윤수근 ,  김해용 ,  정연기 ,  박재홍

IPC: H03M1/06

CPC classification number: H03M1/0845 ,  H03M1/089 ,  H03M1/1009 ,  H03M2201/643 ,  H03M2201/645

Abstract: An analog to digital converter module is provided to easily replace a regulator or A/D converter by mounting the regulator and A/D converter on a detachable sub substrate. In an analog to digital converter module, a socket(10) is mounted on a main substrate. A sub substrate is detachably mounted on the socket(10) and transmits and receives a signal with a device of the main substrate through the socket(10). A regulator(30) is mounted on the sub substrate and controls the intensity of power supplied through the socket(10) constantly. An A/D converter(40) is mounted on the sub substrate, is operated by the power controlled at the regulator(30), and outputs a digital signal converted from any analog input signal provided through the socket(10).

Abstract translation: 提供模数转换器模块，通过将调节器和A / D转换器安装在可拆卸的副基板上，便于更换调节器或A / D转换器。 在模数转换器模块中，插座（10）安装在主基板上。 副基板可拆卸地安装在插座（10）上，并通过插座（10）与主基板的装置发送和接收信号。 调节器（30）安装在子基板上并且恒定地控制通过插座（10）供应的电力的强度。 A / D转换器（40）安装在子基板上，由调节器（30）控制的功率进行操作，并输出从通过插座（10）提供的任何模拟输入信号转换的数字信号。

公开(公告)号：KR1020060098354A

公开(公告)日：2006-09-18

申请号：KR1020060083118

申请日：2006-08-30

Applicant: 에스케이하이닉스 주식회사

Inventor： 김세준 ,  홍상훈 ,  고재범

IPC: H03M1/06

CPC classification number: H03M1/0845 ,  H03M1/089 ,  H03M1/1019 ,  H03M2201/615 ,  H03M2201/643

Abstract: 본 발명은 입력되는 아날로그값에 대응하여 공정변화, 온도변화, 구동전압등의 변화에 관계없이 신뢰성있는 디지털 값을 출력할 수 있는 아날로그-디지털 변환기를 제공하기 위한 것으로, 이를 위해 본 발명은 입력전압과 비교전압을 비교하기 위한 전압비교수단; 상기 전압비교기에 비교된 결과에 따라, 출력되는 2진 디지털코드를 업 또는 다운시키는 2진 업/다운 카운팅 수단; 바이어스 전압과 옵셋전압을 이용하여, 상기 업/다운 카운팅 수단에서 전달되는 2진 디지털코드를 상기 비교전압으로 변환하고, 상기 2진 디지털코드가 최대값일 때 상기 비교전압의 전압레벨인 피드백 상위 임계전압과 상기 2진 디지털코드가 최소값일 때 상기 비교전압의 전압레벨인 피드백 하위 임계전압을 출력하는 디지털-아날로그 변환수단; 및 상기 피드백 상위 임계전압과, 상기 입력전압이 가질 수 있는 최대 레벨인 상위 임계전압을 비교하여 상기 바이어스 전압을 출력하고, 상기 입력전압이 가질 수 있는 최소 레벨인 하위 임계전압과 상기 피드백 하위 임계전압을 비교하여 상기 옵셋전압을 출력하는 피드백 바이어스 수단을 구비하는 반도체 장치의 아날로그-디지털 변환기를 제공한다.
반도체, 세그먼트 아날로그-디지털 변환기, 온도계코드, 바이너리 디지털-아날로그 변환부.