Abstract:
아날로그 테스트 패턴으로 삼각파나 램프 파형을 이용하는 BIST에서 선형성이나 이득의 이상유무를 간단하게 판단할 수 있는 회로로서, N비트의 해상도를 가진 ADC로부터 받은 출력을 한 번 미분하는 수단(미도시)과, 상기 미분수단의 출력신호를 입력받아, N비트의 입력 중 일정한 기울기만을 검사하는데 필요한 하위 비트와, 필요하지 않으면서 부호 비트를 포함한 상위 비트로 나누는 수단과, 상기 상위 비트값을 '0'과 비교하여 일치여부를 출력하는 제1비교수단과, 상기 하위 비트값을 이상값 'A' 및 '0'과 비교하여 그 일치여부를 출력하는 제2비교수단 및 제3비교수단 및 상기 제1~3비교수단에서 출력된 결과에 따라 테스트대상의 상태를 파악하는 수단을 포함하여 구성되는 단순화로직. BIST, BISC, ADC, 단순화, 미분신호
Abstract:
본 발명은 차동 비선형 오류 보정용 아날로그 디지털 컨버터에 관한 것으로서, 보다 상세하게는 기준전압 발생부에 저항보정회로를 구비하여 저항 미스매치에 의한 차동 비선형(differential non-linearity; DNL) 오류를 보정하여 아날로그 디지털 컨버터의 오류를 방지하는 기술이다. 이를 위해, 본 발명은 아날로그 입력신호와 기준전압신호를 비교하는 비교부와, 상기 비교부의 출력을 순차적으로 저장하는 레지스터와, 상기 레지스터에 저장된 디지털 코드값이 정상인지 여부를 판단하고 그 결과에 따라 저항값을 보정하여 상기 기준전압신호를 출력하는 기준전압 발생부를 포함하여 구성함을 특징으로 한다.
Abstract:
본 발명은 아날로그 디지탈 변환 장치에 관한 것으로, 특히 EPROM(Erasable Programmable Read Only Memory)과 아날로그 디지탈 변환기(Analog to Digital Converter; 이하 ADC)가 함께 내장된 시스템 온 칩에서 특정 오프셋 보정 회로를 별도로 구비하지 않고 오프셋 전압을 보정할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 테스트 시에 ADC의 오프셋 전압을 측정하여 EPROM의 특정 영역에 저장하고 아날로그 신호를 디지탈 신호로 변환한 이후에 그 디지탈 신호에서 EPROM에 저장된 오프셋 전압을 가감하여 오프셋 전압을 보정하기 때문에 큰 면적을 차지하는 보정회로를 사용하지 않으면서도 AD 변환 시간을 줄일 수 있도록 한다.
Abstract:
PURPOSE: A bias circuit independent and a processor is provided to reduce process-dependency of the bias voltage and to make usage of the bias voltage easy upon design of circuits. CONSTITUTION: The bias circuit supplies the bias voltage to the processor. The bias circuit has the first circuit element and the second circuit element. The first circuit element is for preventing variation of the output voltage due to processes. The second circuit element compensates for the change of the output voltage depending on variation of the current in the input nodes complementarily. Therefore the bias circuit reduces process-dependency of the bias voltage and makes usage of the bias voltage easily upon designing circuits.
Abstract:
PURPOSE: An offset correcting circuit is provided, which uses a resistor and transconductance cell at the output port of a digital/analog converter to correct offset with a current component having no relation with temperature, thereby to maintain offset corrected value. CONSTITUTION: An offset correcting circuit includes a band gap reference block(21) for generating a bias voltage of the circuit, a first resistor(22) for compensating for temperature of the band gap reference voltage generated by the band gap reference block, a bias voltage generator(23) for generating a bias voltage to be used for digital/analog conversion using the band gap reference voltage, a digital/analog converter(24) for receiving the bias voltage generated by the bias voltage generator to convert it into a voltage to be used for the offset compensating circuit, a second resistor(25) and a transconductance cell(26) connected to the output port of the digital/analog converter to remove variation in temperature.
Abstract:
본발명의실시예는 SAR ADC의캐패시터미스매치보정방법으로서, SAR ADC에입력신호를인가하는단계, SAR ADC의캐패시터중 k번째에마련된캐패시터의웨이트값(W)을샘플링하는단계, 모든웨이트에대한에러를포함한값(V)을도출하는단계, ADC 출력값인디지털코드값의샘플간차이값을합산하여평균값을구하고상기평균값을캐패시터의웨이트값으로설정하여캐패시터의미스매치를보정하는단계를포함할수 있다. 따라서, 실시예는비교적간단한연산을통해캐패시터의미스매치보정이가능하고추가적인아날로그회로또는또 다른 ADC가구비되지않아시스템의크기를유지할수 있다.