公开(公告)号：CN105429642A

公开(公告)日：2016-03-23

申请号：CN201510891681.X

申请日：2015-12-08

Applicant: 陕西海泰电子有限责任公司

Inventor： 郭恩全 ,  李春滨 ,  苗胜 ,  刘雪芬

IPC: H03M1/18

CPC classification number: H03M1/188 ,  H03M2201/20

Abstract: 本发明属于数据采集技术领域，特别涉及到提高数据采集系统中模数转换器ADC动态范围的方法。一种提高数据采集系统动态范围的方法，包括如下步骤：将数据采集系统接收的模拟信号等分为n路并行信号，其中n≥2；将n路并行信号分别进行不等的幅度缩放，将经幅度缩放之后的每一路信号均分别连接一个ADC；对多路ADC并行采样量化后的数据，在数字域通过对应的幅度恢复及数据动态重构算法重新恢复成单路采样信号。本发明采用较少的ADC，增大了可量化信号的幅度范围，同时保证了对小信号的量化精度，克服了单个ADC高采样率和高分辨率的矛盾制约关系，提高数据采集系统的动态范围。

公开(公告)号：US4626827A

公开(公告)日：1986-12-02

申请号：US475405

申请日：1983-03-15

Applicant: Masatsugu Kitamura ,  Mitsuaki Tanaka ,  Hiroyuki Takekura

Inventor： Masatsugu Kitamura ,  Mitsuaki Tanaka ,  Hiroyuki Takekura

IPC: H03M1/00 ,  H04B14/04 ,  H03K13/02

CPC classification number: H03M1/00 ,  H04B14/046 ,  H03M2201/02 ,  H03M2201/162 ,  H03M2201/196 ,  H03M2201/198 ,  H03M2201/20 ,  H03M2201/3115 ,  H03M2201/4105 ,  H03M2201/4135 ,  H03M2201/4225 ,  H03M2201/4233 ,  H03M2201/4262 ,  H03M2201/531 ,  H03M2201/532 ,  H03M2201/534 ,  H03M2201/535 ,  H03M2201/648 ,  H03M2201/712 ,  H03M2201/715 ,  H03M2201/8128 ,  H03M2201/834

Abstract: A data compression system comprises an analog-to-digital converter for quantizing the analog signal at a first sampling frequency into a series of digital samples and a memory for storing the digital samples. A control circuit generates a sampling datum indicating a variable sampling frequency lower than the first sampling frequency as a function of the instantaneous frequency of the analog signal for selecting digital samples from the memory, reads the selected digital samples out of the memory means in response to the sampling datum, and forms the sampling datum and the selected digital samples into a data set. A series of data sets may be transmitted to a receiving end of the system or stored in a recording medium. The sampling datum is used to indicate the point at which the digital sample is converted to a corresponding analog value.

Abstract translation: 数据压缩系统包括用于将第一采样频率的模拟信号量化成一系列数字样本的模数转换器和用于存储数字样本的存储器。 控制电路根据用于从存储器中选择数字样本的模拟信号的瞬时频率的函数产生指示低于第一采样频率的可变采样频率的采样数据，以响应于从存储器装置读出所选择的数字样本 采样数据，并将采样数据和所选择的数字样本组成数据集。 一系列数据集可以传送到系统的接收端或存储在记录介质中。 采样数据用于指示数字采样转换为相应模拟值的点。

公开(公告)号：KR1020060094225A

公开(公告)日：2006-08-29

申请号：KR1020050015214

申请日：2005-02-24

Applicant: 연세대학교 산학협력단 ,  한국전자통신연구원

Inventor： 윤홍일 ,  이경민 ,  이충근

IPC: H03M1/10

CPC classification number: H03M1/1028 ,  H03M1/1033 ,  H03M1/108 ,  H03M2201/20 ,  H03M2201/63 ,  H03M2201/657

Abstract: 아날로그 테스트 패턴으로 삼각파나 램프 파형을 이용하는 BIST에서 선형성이나 이득의 이상유무를 간단하게 판단할 수 있는 회로로서, N비트의 해상도를 가진 ADC로부터 받은 출력을 한 번 미분하는 수단(미도시)과, 상기 미분수단의 출력신호를 입력받아, N비트의 입력 중 일정한 기울기만을 검사하는데 필요한 하위 비트와, 필요하지 않으면서 부호 비트를 포함한 상위 비트로 나누는 수단과, 상기 상위 비트값을 '0'과 비교하여 일치여부를 출력하는 제1비교수단과, 상기 하위 비트값을 이상값 'A' 및 '0'과 비교하여 그 일치여부를 출력하는 제2비교수단 및 제3비교수단 및 상기 제1~3비교수단에서 출력된 결과에 따라 테스트대상의 상태를 파악하는 수단을 포함하여 구성되는 단순화로직.
BIST, BISC, ADC, 단순화, 미분신호

公开(公告)号：KR1020060023341A

公开(公告)日：2006-03-14

申请号：KR1020040072157

申请日：2004-09-09

Applicant: 매그나칩 반도체 유한회사

Inventor： 이용섭

IPC: H03M1/10

CPC classification number: H03M1/1038 ,  H03M1/38 ,  H03M2201/20 ,  H03M2201/6164 ,  H03M2201/63

Abstract: 본 발명은 아날로그 디지탈 변환 장치에 관한 것으로, 특히 EPROM(Erasable Programmable Read Only Memory)과 아날로그 디지탈 변환기(Analog to Digital Converter; 이하 ADC)가 함께 내장된 시스템 온 칩에서 특정 오프셋 보정 회로를 별도로 구비하지 않고 오프셋 전압을 보정할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 테스트 시에 ADC의 오프셋 전압을 측정하여 EPROM의 특정 영역에 저장하고 아날로그 신호를 디지탈 신호로 변환한 이후에 그 디지탈 신호에서 EPROM에 저장된 오프셋 전압을 가감하여 오프셋 전압을 보정하기 때문에 큰 면적을 차지하는 보정회로를 사용하지 않으면서도 AD 변환 시간을 줄일 수 있도록 한다.

Abstract translation: 本发明涉及一种模数转换器，特别是涉及一种片上系统，其中EPROM（可擦除可编程只读存储器）和一个模数转换器 由此校正偏移电压。 本发明大是因为通过测量ADC的偏移电压在测试的时间并存储在EPROM的特定区域并调整为存储在数字信号中的EPROM中的模拟信号转换成数字信号后的偏移电压来校正偏移电压 这样可以在不使用区域补偿电路的情况下减少AD转换时间。

公开(公告)号：KR1020060007153A

公开(公告)日：2006-01-24

申请号：KR1020040055910

申请日：2004-07-19

Applicant: 매그나칩 반도체 유한회사

Inventor： 오명규

IPC: H03M1/10

CPC classification number: H03M1/1038 ,  H03M1/1028 ,  H03M2201/20 ,  H03M2201/6164 ,  H03M2201/63

Abstract: 본 발명은 아날로그 디지털 컨버터 및 그의 오류 보정 방법에 관한 것으로서, 보다 상세하게는 아날로그 입력전압신호를 디지털 데이터로 변환하기 전에 일정레벨의 비교전압신호를 발생시켜 디지털 데이터로 변환한 후, 변환값과 이상적인 변환값을 비교하여 그 결과에 따라 그라운드전압레벨 또는 전원전압레벨의 변화를 보상함으로써 아날로그 디지털 컨버터의 오류를 보정하는 기술을 개시한다. 이를 위한 본 발명의 아날로그 디지털 컨버터는, 디지털값으로 변환할 아날로그 입력전압신호 또는 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호 중 하나와 복수개의 기준전압신호를 순차적으로 각각 비교하여, 복수개의 비교값을 순차적으로 출력하는 제 1 비교부와, 상기 복수개의 비교값을 순차적으로 저장하는 레지스터와, 상기 아날로그 입력전압신호의 이상적인 디지털 변환값을 저장하는 이상 변환값 저장부와, 상기 레지스터에 저장된 변환값과 상기 이상적인 디지털 변환값을 비교하는 제 2 비교부와, 상기 제 2 비교부의 출력에 따라 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 복수개의 기준전압신호 및 상기 비교입력전압신호를 발생시키는 기준전압 발생부를 포함하여 구성하는 것을 특징으로 한다.

公开(公告)号：KR1020050094066A

公开(公告)日：2005-09-27

申请号：KR1020040019175

申请日：2004-03-22

Applicant: 윤일구 ,  전수창

Inventor： 윤일구 ,  전수창

IPC: H03M1/10

CPC classification number: H03M1/1076 ,  H03M1/108 ,  H03M2201/20 ,  H03M2201/657

Abstract: 본 발명은 BIST(built-in self test)에 관한 것으로서, 특히 아날로그-디지털 변환기의 자체고장진단을 효율적으로 수행할 수 있는 BIST 방법에 관한 것이다. 본 발명에서는 ADC에 주기성 아날로그 신호를 입력하여, 이 아날로그 입력신호와 ADC, DAC를 거친 신호의 차를 통해서 Quantization Error를 구하는 것이다. 실제 고장이 없을 시에도 QE는 발생하는데 이 QE 값에 노이즈 성분과 기타 테스트 회로를 통한 신호의 왜곡을 감안하여 적정 QE 값을 정해주고 이 기준값을 초과하는 QE 값에 대해서는 에러로 간주하여 ADC 혹은 DAC의 고장을 선언한다.

公开(公告)号：KR1020050092577A

公开(公告)日：2005-09-22

申请号：KR1020040017673

申请日：2004-03-16

Applicant: 삼성전자주식회사

Inventor： 윤광호

IPC: H03M1/10

CPC classification number: H03M1/0634 ,  H03M1/1023 ,  H03M2201/20 ,  H03M2201/615 ,  H03M2201/6327 ,  H03M2201/6372

Abstract: 옵셋을 평균화하여 비선형성 에러를 개선한 아날로그 디지털 변환기 및 그 방법이 개시된다. 상기 아날로그 디지털 변환기에서는, 비교부가 비교기들의 출력을 합산 증폭하는 회로 한 단을 이용하여 입력 옵셋 전압을 평균화하거나, 평균화 범위를 넓히기 위하여 비교기들의 출력을 여러 단에 걸쳐 합산 증폭하는 회로를 이용하여 입력 옵셋 전압을 평균화한다. 상기 아날로그 디지털 변환기는 전달 특성에서 나타나는 비선형성 에러를 개선한다.

公开(公告)号：KR1020080111644A

公开(公告)日：2008-12-24

申请号：KR1020070059849

申请日：2007-06-19

Applicant: 인하대학교 산학협력단

Inventor： 윤광섭 ,  남태규

IPC: H03M1/08

CPC classification number: H03M1/0863 ,  H03M1/0827 ,  H03M2201/20 ,  H03M2201/6107 ,  H03M2201/644

Abstract: A switch driving circuit using source amplifier improving switching noise characteristics is provided to minimize a charge quantity stored in a parasitic capacitor of an output terminal by reducing a digital output swing width. A switch driving circuit using source amplifier improving switching noise characteristics comprises a current generator(110), a differential switch part(120), a first source amplifier(130), and a second source amplifier(140). The current generator is supplied with a predetermined current from a power supply voltage, and includes a third PMOS(P-type Metal Oxide Semiconductor) transistor(MP3) and a fourth PMOS transistor(MP4) connected in a common node(CN1) of the differential switch part. The differential switch part is connected through the current generator and the common node, is supplied with a fixed constant current, and includes a fifth PMOS transistor(MP5) and a sixth PMOS transistor(MP6) connected in the common node. The first source amplifier is connected through the fifth PMOS transistor of the differential switch part and the first node(N1). The source amplifier is connected through the sixth PMOS transistor of the differential switch part and the second Node(N2).

Abstract translation: 提供一种使用提高开关噪声特性的源极放大器的开关驱动电路，通过减少数字输出摆幅来使存储在输出端子的寄生电容器中的电荷量最小化。 使用改善开关噪声特性的源极放大器的开关驱动电路包括电流发生器（110），差分开关部分（120），第一源极放大器（130）和第二源极放大器（140）。 从电源电压向电流发生器提供预定电流，并且包括连接在所述电流发生器的公共节点（CN1）中的第三PMOS（P型金属氧化物半导体）晶体管（MP3）和第四PMOS晶体管（MP4） 差动开关部分。 差分开关部分通过电流发生器和公共节点连接，被提供固定的恒定电流，并且包括连接在公共节点中的第五个PMOS晶体管（MP5）和第六个PMOS晶体管（MP6）。 第一源极放大器通过差分开关部分的第五PMOS晶体管和第一节点（N1）连接。 源极放大器通过差分开关部分的第六个PMOS晶体管和第二个节点（N2）连接。

公开(公告)号：KR1020060084119A

公开(公告)日：2006-07-24

申请号：KR1020050004139

申请日：2005-01-17

Applicant: 삼성전자주식회사

Inventor： 남궁윤

IPC: H03M1/10

CPC classification number: H03M1/1038 ,  H03M1/1033 ,  H03M2201/192 ,  H03M2201/20 ,  H03M2201/6164 ,  H03M2201/63 ,  H03M2201/6372

Abstract: 본 발명은 센서에 의해 측정된 물리적 신호의 크기를 원하는 측정값으로 매핑하는 방법에 있어서 물리적 신호의 크기를 디지털 값으로 변환하는 아날로그 디지털 컨버터의 게인 편차에 의한 에러를 보상하는 캘리브레이션 방법에 관한 것이다.
본 발명에 따른 ADC의 캘리브레이션 방법은 ADC를 게인의 크기에 따라 표준의 게인을 가지는 표준 게인 그룹, 표준보다 높은 게인을 가지는 하이 게인 그룹, 그리고 표준보다 낮은 게인을 가지는 로우 게인 그룹들로 분류하는 과정; 상기 분류된 그룹들 각각에 상당하는 변환식들을 설정하는 과정; ADC에 의해 아날로그값을 디지털 값으로 변환하고, 디지털 변환된 값을 ADC가 속한 그룹에 해당하는 변환식에 의해 원하는 측정값으로 매핑하는 과정; 및 매핑된 측정값을 상기 ADC가 속한 그룹을 참조하여 캘리브레이션하는 과정을 포함하는 것을 특징으로 한다.
본 발명에 따른 ADC의 캘리브레이션 방법은 ADC의 게인 편차에 의한 측정값의 오류를 보상함으로써 정확한 측정값을 얻게 하는 효과를 가진다.

公开(公告)号：KR1020050096714A

公开(公告)日：2005-10-06

申请号：KR1020040022376

申请日：2004-03-31

Applicant: 윤홍일 ,  이경민 ,  이충근

Inventor： 윤홍일 ,  이경민 ,  이충근

IPC: H03M1/10

CPC classification number: H03M1/1038 ,  H03M1/1028 ,  H03M1/108 ,  H03M2201/20 ,  H03M2201/6164 ,  H03M2201/63 ,  H03M2201/657

Abstract: 본 발명은 시그마-델터 방식 아날로그-디지털 변환기의 BIST 및 BISC 장치에 관한 것으로서, 시그마-델타 모듈레이터(23)에서 변환된 신호가 디지털필터(25)로 입력되기 전에 직접적으로 테스트 및 조정(test & calibration)을 행한다. 본 발명에 따르면, 소정의 파형을 생성하여 파형신호로써 출력하는 파형 발생기; 상기 파형 발생기에서 출력되는 파형신호를 PCM방식으로 변환하는 시그마-델타 모듈레이터; 상기 변환된 PCM 신호를 사전에 저장되어 있는 정상 파형과 비교하고 분석하는 비교기와, 비교기에서 출력되는 신호를 정상 파형에 매핑한 디코딩 정보를 저장하는 수단과, 이 매핑된 디코딩정보를 참고하여 상기 비교기에서 출력되는 신호를 이진수 데시멀 값으로 변환시키는 프로그램가능한 디코더로 구성되는 프로그램가능한 디지털필터를 포함한다. 상기 파형 발생기는 적어도 두 개의 파형신호를 발생하고, 상기 프로그램가능한 디코더는 제1의 파형신호에 의해 최초에 한번 프로그램되고 나서, 이후의 후속 파형신호가 입력되는 동안 이를 이진수 데시멀값으로 변환시키며, 적절하게 아날로그에서 디지털로 변환된 파형신호 중 하나를 다시 상기 비교기로 피드백하는 것을 특징으로 한다.