반도체메모리장치
    31.
    发明授权

    公开(公告)号:KR100518508B1

    公开(公告)日:2005-11-29

    申请号:KR1019970056437

    申请日:1997-10-30

    Abstract: 자가 리프레쉬 모드를 구비하는 반도체 메모리 장치에 있어서, 자가 리프레쉬 모드에 진입하기 전에 스스로 상기 반도체 메모리 장치를 구성하고 있는 전 메모리 셀들에 대하여 리프레쉬 동작을 수행하도록 해당되는 회로들을 제어하는 제어부를 구비하는 반도체 메모리 장치가 개시되어 있다. 본 발명에 의하면, 전체 메모리 셀들에 대하여 자동적으로 리프레쉬 동작을 수행한 후 자가 리프레쉬 모드로 진입하므로, 자가 리프레쉬 모드 진입 후 별도의 타이밍이나 조작을 필요로 하지 않고 스스로 전체 메모리 셀들에 대하여 자동 리프레쉬 동작을 수행하도록 구성하여 자가 리프레쉬 모드 이전에 별도의 전체 메모리 셀에 대한 리프레쉬 동작을 수행하는 것을 필요로 하지 않는 효과를 가진다.

    하이트 모드 설정신호 발생회로
    32.
    发明公开
    하이트 모드 설정신호 발생회로 无效
    用于生成HITE模式设置信号的电路

    公开(公告)号:KR1020030091496A

    公开(公告)日:2003-12-03

    申请号:KR1020020029571

    申请日:2002-05-28

    Abstract: PURPOSE: A circuit for generating a HITE mode setting signal is provided to enter the HITE mode by generating the HITE mode setting signal during the standby mode even when a taster at which address from external data is not inputted is used. CONSTITUTION: A circuit for generating a HITE mode setting signal generates the HITE mode setting signal by receiving the MRS signal under the controls of a PTSET signal, an MPSP signal, an MRSET signal. The circuit for generating the HITE setting signal is characterized in that the HITE mode setting signal is generated during the standby mode by using the high voltage applied outside by the HITE mode setting signal generation circuit.

    Abstract translation: 目的:使用用于产生HITE模式设置信号的电路,以便在待机模式期间通过产生HITE模式设置信号来进入HITE模式,即使使用未输入来自外部数据的地址的摄像机。 构成:用于产生HITE模式设置信号的电路通过在PTSET信号,MPSP信号,MRSET信号的控制下接收MRS信号来产生HITE模式设置信号。 用于产生HITE设置信号的电路的特征在于,通过使用由HITE模式设置信号产生电路外部施加的高电压,在待机模式期间产生HITE模式设置信号。

    반도체 메모리 장치
    33.
    发明公开
    반도체 메모리 장치 无效
    半导体存储器件

    公开(公告)号:KR1020030035020A

    公开(公告)日:2003-05-09

    申请号:KR1020010066879

    申请日:2001-10-29

    CPC classification number: G11C7/1045 G11C5/025 G11C8/10

    Abstract: PURPOSE: A semiconductor memory device is provided to reduce the number of signal lines between mode setup signal usage circuits and mode setup signal analysis circuits and diminish layout by arranging the mode setup signal analysis circuits nearly to the mode setup signal usage circuits. CONSTITUTION: A mode setup signal generation portion(22) receives signals from a part of plural pins(20) and generates predetermined signals when a mode setup operation is performed. A plurality of mode setup signal usage portions(28-1 to 28-n) perform operations in response to mode setup signals. A plurality of mode setup signal analysis portions(26-1 to 26-n) store and decode the signals applied from the mode setup signal generation portion(22) and generate mode setup signals corresponding to the plural mode setup signal usage portions(28-1 to 28-n). The mode setup signal analysis portions(26-1 to 26-n) are arranged nearly to the mode setup signal usage portions(28-1 to 28-n).

    Abstract translation: 目的:提供一种半导体存储器件,用于通过将模式设置信号分析电路几乎配置到模式设置信号使用电路来减少模式建立信号使用电路和模式设置信号分析电路之间的信号线的数量并减少布局。 构成:模式设定信号生成部(22)从多个引脚(20)的一部分接收信号,并且在执行模式设置操作时产生预定信号。 多个模式设置信号使用部分(28-1至28-n)响应于模式设置信号执行操作。 多个模式设置信号分析部分(26-1至26-n)存储并解码从模式设置信号产生部分(22)施加的信号,并产生与多个模式设置信号使用部分(28- 1〜28-n)。 模式设置信号分析部分(26-1至26-n)几乎布置在模式设置信号使用部分(28-1至28-n)中。

    반도체메모리장치
    34.
    发明公开

    公开(公告)号:KR1019990034742A

    公开(公告)日:1999-05-15

    申请号:KR1019970056437

    申请日:1997-10-30

    Abstract: 자가 리프레쉬 모드를 구비하는 반도체 메모리 장치에 있어서, 자가 리프레쉬 모드에 진입하기 전에 스스로 상기 반도체 메모리 장치를 구성하고 있는 전 메모리 셀들에 대하여 리프레쉬 동작을 수행하도록 해당되는 회로들을 제어하는 제어부를 구비하는 반도체 메모리 장치가 개시되어 있다. 본 발명에 의하면, 전체 메모리 셀들에 대하여 자동적으로 리프레쉬 동작을 수행한 후 자가 리프레쉬 모드로 진입하므로, 자가 리프레쉬 모드 진입 후 별도의 타이밍이나 조작을 필요로 하지 않고 스스로 전체 메모리 셀들에 대하여 자동 리프레쉬 동작을 수행하도록 구성하여 자가 리프레쉬 모드 이전에 별도의 전체 메모리 셀에 대한 리프레쉬 동작을 수행하는 것을 필요로 하지 않는 효과를 가진다.

    반도체 장치의 전압클램프회로
    35.
    发明授权
    반도체 장치의 전압클램프회로 失效
    半导体器件的电压钳位电路

    公开(公告)号:KR100172346B1

    公开(公告)日:1999-03-30

    申请号:KR1019950052597

    申请日:1995-12-20

    CPC classification number: H03K5/003

    Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
    본 발명은 반도체 장치에 관한 것으로, 특히 외부전원전압을 소정의 전압구간 동안 클램프시키는 반도체 메모리장치의 전압클램프회로에 관한 것이다.
    2. 발명이 해결하려고 하는 기술적 과제
    종래의 클램프회로들은 클램프구간의 조정을 휴즈를 사용하였다. 이른바, 휴즈옵션(fuse option)에 따라 출력전압의 클램프구간을 조정하였다. 이러한 휴즈의 설치에 따라 필요한 경우 상기 휴즈를 그대로 배치하던가, 아니면 필요에 따라 끊어버리게 된다. 주지하는 바와 같이 휴즈의 컷팅유무에 대한 결정은 메모리장치의 제작과정 중 중간과정에 해당하는 것으로써, 상기 휴우즈의 컷팅 후에도 많은 과정을 거친 후에 완전한 칩의 제작과정이 완료되는 것이다. 이에 따라 소망하는 클램프구간을 지니는 반도체메모리장치의 제작은 사용자의 요구에 응한 뒤 상당한 시간이 지나서야 완성된다. 이에 따라 반도체 메모리장치는 시장변화에 따라 상당한 타격을 받을 가능성이 있게 된다. 따라서 본 발명의 과제는 시장변화에 탄력적으로 적응하며 사용자의 요구에 신속하게 대응할 수 있는 반도체 메모리장치를 구현하는 것이다.
    3. 발명의 해결방법의 요지
    외부전원전압단자와 소정의 직류전압 발생기의 출력라인 상의 소정노드 사이에 소정 갯수의 접속된 클램핑소자들로 구성되는 클램핑수단과, 상기 클램핑수단을 구성하는 클램핑소자의 일단과 상기 출력라인 상의 소정노드 사이에 채널양단이 접속되고 제어전극이 소정의 패드에 접속된 클램핑 제어수단으로 이루어지고, 제1상태시 상기 패드를 소정의 제1전압에 접속하고 제2상태시 상기 패드를 소정의 제2전압에 접속함으로써 상기 클램핑수단의 클램프구간을 가변적으로 제어함을 특징으로 하는 반도체 메모리장치의 전압클램프회로를 구현함으로써 상기 과제를 달성하게 된다.
    4. 발명의 중요한 용도
    사용자의 요구에 신속하게 대처하며 시장변화에 탄력적으로 적응하는 반도체 메모리 장치.

    패드를 이용한 커패시터를 갖춘 반도체 장치
    36.
    发明公开
    패드를 이용한 커패시터를 갖춘 반도체 장치 失效
    带电容器的半导体器件使用焊盘

    公开(公告)号:KR1019970053816A

    公开(公告)日:1997-07-31

    申请号:KR1019950050676

    申请日:1995-12-15

    Abstract: 본 발명은 패드를 이용한 커패시터를 갖춘 반도체 장치에 관한 것으로, 본 발명에 따른 반도체 장치는 제1패드 및 제2패드를 포함하는 복수의 패드를 갖추고, 상기 제1패드와, 상기 제1패드의 아래에 형성되고, 상기 제2패드에 전기적으로 연결된 도전층과, 상기 제1패드와 도전층 사이에 형성된 절연층으로 구성되는 커패시터를 갖춘다. 본 발명에 의하면, 반도체 장치에서 필요한 커패시터를 별도로 설치하지 않고도, 반도체 장치 내의 패드를 이용하여 형성한 커패시터를 이용하여 반도체 장치에서의 잡음 발생 또는 부하 변동에 의한 갑작스런 전압 변화를 둔화시키는 등 반도체 장치의 신뢰성을 향상시킬 수 있고, 또한 상기와 같이 패드를 이용하여 형성한 커패시터를 반도체 장치 내의 회로 소자에서 필요로 하는 커패시터로서 활용할 수 있다.

    반도체 장치
    37.
    发明授权
    반도체 장치 失效
    半导体器件

    公开(公告)号:KR1019970006251B1

    公开(公告)日:1997-04-25

    申请号:KR1019940005953

    申请日:1994-03-24

    Inventor: 이충호 김홍범

    Abstract: There is provided a semiconductor device reducing its damage due to charges generated during plasma etch using a bipolar junction transistor having a floating base. The semiconductor device includes a first conductive layer which is formed on a semiconductor substrate and has a thin insulating layer therebeneath, a PN junction which is formed in a predetermined region of the surface of the semiconductor substrate and has at least two PN junctions, a second conductive layer which connects a predetermined region of the PN junction to the first conductive layer, and a third conductive layer connected to a predetermined region of the PN junction.

    Abstract translation: 提供了一种半导体器件,其减小了由于使用具有浮动基极的双极结型晶体管在等离子体蚀刻期间产生的电荷而造成的损坏。 该半导体器件包括形成在半导体衬底上并具有薄的绝缘层的第一导电层,形成在半导体衬底的表面的预定区域中并具有至少两个PN结的PN结,第二导体层 导电层,其将PN结的预定区域连接到第一导电层,以及连接到PN结的预定区域的第三导电层。

    선형 안테나를 구비한 플라즈마 처리 장치
    40.
    发明公开
    선형 안테나를 구비한 플라즈마 처리 장치 无效
    具有线性天线的等离子体处理装置

    公开(公告)号:KR1020090079696A

    公开(公告)日:2009-07-22

    申请号:KR1020080005854

    申请日:2008-01-18

    Abstract: A plasma processing apparatus having linear antennas is provided to improve density uniformity of plasma by changing a thickness of a dielectric for surrounding the linear antenna. A plasma processing apparatus having linear antennas includes a reaction chamber(110), a substrate supporting plate(120), linear antennas(132), an RF power source(138), and a dielectric(142). The substrate supporting plate is installed in a lower side of the inside of the reaction chamber in order to support a substrate to be processed. The linear antennas are used for inducing electric field to generate electric field. The linear antennas are installed in parallel to each other at an upper side of the inside of the reaction chamber. The RF power source is connected to the linear antennas in order to supply RF power to the linear antennas. The dielectric is formed to surround each of the linear antennas. The thickness of the dielectric is gradually reduced from a RF power input terminal of each linear antenna to a grounding terminal(132b).

    Abstract translation: 提供具有线性天线的等离子体处理装置,通过改变用于包围线状天线的电介质的厚度来改善等离子体的密度均匀性。 具有线性天线的等离子体处理装置包括反应室(110),基板支撑板(120),线性天线(132),RF电源(138)和电介质(142)。 基板支撑板安装在反应室内侧的下侧,以便支撑待处理的基板。 线性天线用于感应电场以产生电场。 线性天线在反应室内部的上侧彼此平行地安装。 RF电源连接到线性天线,以便向线性天线提供RF功率。 电介质形成为围绕每个线性天线。 电介质的厚度从每个线性天线的RF功率输入端逐渐减小到接地端子(132b)。

Patent Agency Ranking