Abstract:
자가 리프레쉬 모드를 구비하는 반도체 메모리 장치에 있어서, 자가 리프레쉬 모드에 진입하기 전에 스스로 상기 반도체 메모리 장치를 구성하고 있는 전 메모리 셀들에 대하여 리프레쉬 동작을 수행하도록 해당되는 회로들을 제어하는 제어부를 구비하는 반도체 메모리 장치가 개시되어 있다. 본 발명에 의하면, 전체 메모리 셀들에 대하여 자동적으로 리프레쉬 동작을 수행한 후 자가 리프레쉬 모드로 진입하므로, 자가 리프레쉬 모드 진입 후 별도의 타이밍이나 조작을 필요로 하지 않고 스스로 전체 메모리 셀들에 대하여 자동 리프레쉬 동작을 수행하도록 구성하여 자가 리프레쉬 모드 이전에 별도의 전체 메모리 셀에 대한 리프레쉬 동작을 수행하는 것을 필요로 하지 않는 효과를 가진다.
Abstract:
PURPOSE: A circuit for generating a HITE mode setting signal is provided to enter the HITE mode by generating the HITE mode setting signal during the standby mode even when a taster at which address from external data is not inputted is used. CONSTITUTION: A circuit for generating a HITE mode setting signal generates the HITE mode setting signal by receiving the MRS signal under the controls of a PTSET signal, an MPSP signal, an MRSET signal. The circuit for generating the HITE setting signal is characterized in that the HITE mode setting signal is generated during the standby mode by using the high voltage applied outside by the HITE mode setting signal generation circuit.
Abstract:
PURPOSE: A semiconductor memory device is provided to reduce the number of signal lines between mode setup signal usage circuits and mode setup signal analysis circuits and diminish layout by arranging the mode setup signal analysis circuits nearly to the mode setup signal usage circuits. CONSTITUTION: A mode setup signal generation portion(22) receives signals from a part of plural pins(20) and generates predetermined signals when a mode setup operation is performed. A plurality of mode setup signal usage portions(28-1 to 28-n) perform operations in response to mode setup signals. A plurality of mode setup signal analysis portions(26-1 to 26-n) store and decode the signals applied from the mode setup signal generation portion(22) and generate mode setup signals corresponding to the plural mode setup signal usage portions(28-1 to 28-n). The mode setup signal analysis portions(26-1 to 26-n) are arranged nearly to the mode setup signal usage portions(28-1 to 28-n).
Abstract:
자가 리프레쉬 모드를 구비하는 반도체 메모리 장치에 있어서, 자가 리프레쉬 모드에 진입하기 전에 스스로 상기 반도체 메모리 장치를 구성하고 있는 전 메모리 셀들에 대하여 리프레쉬 동작을 수행하도록 해당되는 회로들을 제어하는 제어부를 구비하는 반도체 메모리 장치가 개시되어 있다. 본 발명에 의하면, 전체 메모리 셀들에 대하여 자동적으로 리프레쉬 동작을 수행한 후 자가 리프레쉬 모드로 진입하므로, 자가 리프레쉬 모드 진입 후 별도의 타이밍이나 조작을 필요로 하지 않고 스스로 전체 메모리 셀들에 대하여 자동 리프레쉬 동작을 수행하도록 구성하여 자가 리프레쉬 모드 이전에 별도의 전체 메모리 셀에 대한 리프레쉬 동작을 수행하는 것을 필요로 하지 않는 효과를 가진다.
Abstract:
1. 청구범위에 기재된 발명이 속하는 기술 분야 본 발명은 반도체 장치에 관한 것으로, 특히 외부전원전압을 소정의 전압구간 동안 클램프시키는 반도체 메모리장치의 전압클램프회로에 관한 것이다. 2. 발명이 해결하려고 하는 기술적 과제 종래의 클램프회로들은 클램프구간의 조정을 휴즈를 사용하였다. 이른바, 휴즈옵션(fuse option)에 따라 출력전압의 클램프구간을 조정하였다. 이러한 휴즈의 설치에 따라 필요한 경우 상기 휴즈를 그대로 배치하던가, 아니면 필요에 따라 끊어버리게 된다. 주지하는 바와 같이 휴즈의 컷팅유무에 대한 결정은 메모리장치의 제작과정 중 중간과정에 해당하는 것으로써, 상기 휴우즈의 컷팅 후에도 많은 과정을 거친 후에 완전한 칩의 제작과정이 완료되는 것이다. 이에 따라 소망하는 클램프구간을 지니는 반도체메모리장치의 제작은 사용자의 요구에 응한 뒤 상당한 시간이 지나서야 완성된다. 이에 따라 반도체 메모리장치는 시장변화에 따라 상당한 타격을 받을 가능성이 있게 된다. 따라서 본 발명의 과제는 시장변화에 탄력적으로 적응하며 사용자의 요구에 신속하게 대응할 수 있는 반도체 메모리장치를 구현하는 것이다. 3. 발명의 해결방법의 요지 외부전원전압단자와 소정의 직류전압 발생기의 출력라인 상의 소정노드 사이에 소정 갯수의 접속된 클램핑소자들로 구성되는 클램핑수단과, 상기 클램핑수단을 구성하는 클램핑소자의 일단과 상기 출력라인 상의 소정노드 사이에 채널양단이 접속되고 제어전극이 소정의 패드에 접속된 클램핑 제어수단으로 이루어지고, 제1상태시 상기 패드를 소정의 제1전압에 접속하고 제2상태시 상기 패드를 소정의 제2전압에 접속함으로써 상기 클램핑수단의 클램프구간을 가변적으로 제어함을 특징으로 하는 반도체 메모리장치의 전압클램프회로를 구현함으로써 상기 과제를 달성하게 된다. 4. 발명의 중요한 용도 사용자의 요구에 신속하게 대처하며 시장변화에 탄력적으로 적응하는 반도체 메모리 장치.
Abstract:
본 발명은 패드를 이용한 커패시터를 갖춘 반도체 장치에 관한 것으로, 본 발명에 따른 반도체 장치는 제1패드 및 제2패드를 포함하는 복수의 패드를 갖추고, 상기 제1패드와, 상기 제1패드의 아래에 형성되고, 상기 제2패드에 전기적으로 연결된 도전층과, 상기 제1패드와 도전층 사이에 형성된 절연층으로 구성되는 커패시터를 갖춘다. 본 발명에 의하면, 반도체 장치에서 필요한 커패시터를 별도로 설치하지 않고도, 반도체 장치 내의 패드를 이용하여 형성한 커패시터를 이용하여 반도체 장치에서의 잡음 발생 또는 부하 변동에 의한 갑작스런 전압 변화를 둔화시키는 등 반도체 장치의 신뢰성을 향상시킬 수 있고, 또한 상기와 같이 패드를 이용하여 형성한 커패시터를 반도체 장치 내의 회로 소자에서 필요로 하는 커패시터로서 활용할 수 있다.
Abstract:
There is provided a semiconductor device reducing its damage due to charges generated during plasma etch using a bipolar junction transistor having a floating base. The semiconductor device includes a first conductive layer which is formed on a semiconductor substrate and has a thin insulating layer therebeneath, a PN junction which is formed in a predetermined region of the surface of the semiconductor substrate and has at least two PN junctions, a second conductive layer which connects a predetermined region of the PN junction to the first conductive layer, and a third conductive layer connected to a predetermined region of the PN junction.
Abstract:
A plasma processing apparatus having linear antennas is provided to improve density uniformity of plasma by changing a thickness of a dielectric for surrounding the linear antenna. A plasma processing apparatus having linear antennas includes a reaction chamber(110), a substrate supporting plate(120), linear antennas(132), an RF power source(138), and a dielectric(142). The substrate supporting plate is installed in a lower side of the inside of the reaction chamber in order to support a substrate to be processed. The linear antennas are used for inducing electric field to generate electric field. The linear antennas are installed in parallel to each other at an upper side of the inside of the reaction chamber. The RF power source is connected to the linear antennas in order to supply RF power to the linear antennas. The dielectric is formed to surround each of the linear antennas. The thickness of the dielectric is gradually reduced from a RF power input terminal of each linear antenna to a grounding terminal(132b).