-
公开(公告)号:KR100874926B1
公开(公告)日:2008-12-19
申请号:KR1020070055729
申请日:2007-06-07
Applicant: 삼성전자주식회사
CPC classification number: H01L25/0657 , H01L2224/16145 , H01L2225/06513 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541
Abstract: Provided are a high reliability stack module fabricated at low cost by using simplified processes, a card using the stack module, and a system using the stack module. In the stack module, unit substrates are stacked with respect to each other and each unit substrate includes a selection terminal. First selection lines are electrically connected to selection terminals of first unit substrates disposed in odd-number layers, pass through some of the unit substrates, and extend to a lowermost substrate of the unit substrates. Second selection lines are electrically connected to selection terminals of second unit substrates disposed in even-number layers, pass through some of the unit substrates, and extend to the lowermost substrate of the unit substrates. The selection terminal is disposed between the first selection lines and the second selection lines.
Abstract translation: 提供了通过使用简化的工艺以低成本制造的高可靠性堆栈模块,使用堆栈模块的卡以及使用堆栈模块的系统。 在堆叠模块中,单元基板相对于彼此堆叠,并且每个单元基板包括选择端子。 第一选择线电连接到以奇数层布置的第一单元基板的选择端子,穿过一些单元基板,并延伸到单元基板的最下面的基板。 第二选择线电连接到布置成偶数层的第二单元基板的选择端子,穿过一些单元基板,并延伸到单元基板的最下面的基板。 选择端子设置在第一选择线和第二选择线之间。
-
公开(公告)号:KR100687069B1
公开(公告)日:2007-02-27
申请号:KR1020050001684
申请日:2005-01-07
Applicant: 삼성전자주식회사
IPC: H01L27/146
CPC classification number: H01L27/14618 , H01L27/1464 , H01L27/14685 , H01L2224/48091 , H04N5/2257 , H01L2924/00014
Abstract: 본 발명은 보호판이 부착된 이미지 센서 칩과 그의 제조 방법에 관한 것으로, 웨이퍼 레벨에서 이미지 센서 칩의 마이크로 렌즈의 오염을 막을 수 있고, 이미지 센서 칩과 플랙서블 기판 사이의 전기적 연결 통로 길이를 최소화하기 위해서, 본 발명은 활성면의 가장자리 둘레에 칩 패드가 형성되어 있고, 상기 칩 패드 안쪽의 영역에 마이크로 렌즈가 형성된 이미지 센서 칩과; 상기 마이크로 렌즈를 덮도록 상기 활성면에 부착되며, 상기 활성면과 마주보는 면에 상기 칩 패드와 상기 마이크로 렌즈 사이의 영역에 대응되게 감광성 접착 패턴이 형성된 투명한 보호판;을 포함하며, 상기 이미지 센서 칩은, 상기 활성면에 반대되는 후면을 통하여 상기 칩 패드에 접속되는 금속 플러그와; 상기 후면에 노출된 금속 플러그에 형성된 솔더 볼;을 더 포함하는 것을 특징으로 하는 보호판이 부착된 이미지 센서 칩과 그의 제조 방법을 제공한다.
이미지 센서, 촬상, 감광, 접착제, 웨이퍼 레벨-
公开(公告)号:KR100643017B1
公开(公告)日:2006-11-10
申请号:KR1020050001683
申请日:2005-01-07
Applicant: 삼성전자주식회사
IPC: H01L27/146
CPC classification number: H01L27/14618 , H01L24/48 , H01L24/49 , H01L27/14625 , H01L27/14634 , H01L27/14685 , H01L2224/05553 , H01L2224/48091 , H01L2224/48227 , H01L2224/49171 , H01L2924/00014 , H01L2924/10162 , H01L2924/14 , H01L2924/16235 , H01L2224/45099 , H01L2224/05599 , H01L2924/00
Abstract: 본 발명은 보호판이 부착된 이미지 센서 칩용 웨이퍼에 관한 것으로, 이미지 센서 모듈의 제조 환경에 존재하는 미세한 입자에 의해 이미지 센서 칩의 마이크로 렌즈가 오염되는 것을 차단하기 위해서, 활성면의 가장자리 둘레에 칩 패드가 형성되어 있고, 상기 칩 패드 안쪽의 영역에 마이크로 렌즈가 형성된 이미지 센서 칩들과, 상기 이미지 센서 칩들을 구분하는 칩 절단 영역이 형성된 웨이퍼와; 상기 웨이퍼의 활성면을 덮도록 부착되며, 상기 활성면과 마주보는 면에 상기 칩 패드와 상기 마이크로 렌즈 사이의 영역에 대응되게 감광성 접착 패턴이 형성된 보호판;을 포함하는 것을 특징으로 하는 보호판이 부착된 이미지 센서 칩용 웨이퍼를 제공한다. 본 발명은 또한 전술된 보호판이 부착된 이미지 센서 칩용 웨이퍼를 절단하여 보호판이 부착된 이미지 센서 칩 및 그의 제조 방법도 제공한다.
여기서 이미지 센서 칩과 보호판의 접착 수단으로 감광성 접착제를 사용함으로써, 웨이퍼 레벨에서 일반적인 사진 공정을 통하여 보호판에 감광성 접착 패턴을 형성할 수 있기 때문에, 웨이퍼 레벨에서 보호판이 부착된 이미지 센서 칩을 일괄적으로 얻을 수 있는 장점도 있다.
이미지 센서, 촬상, 감광, 접착제, 웨이퍼 레벨-
公开(公告)号:KR1020050122532A
公开(公告)日:2005-12-29
申请号:KR1020040047659
申请日:2004-06-24
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L23/481 , H01L24/13 , H01L24/16 , H01L25/0657 , H01L2224/02372 , H01L2224/0401 , H01L2224/05 , H01L2224/05009 , H01L2224/05548 , H01L2224/06181 , H01L2224/11 , H01L2224/1146 , H01L2224/13 , H01L2224/13009 , H01L2224/14181 , H01L2224/16146 , H01L2224/81 , H01L2225/06513 , H01L2225/06524 , H01L2225/06541 , H01L2225/06582 , H01L2225/06593 , H01L2924/12042 , H01L2924/181 , H01L2924/00014 , H01L2924/00
Abstract: 상하 적층된 반도체 칩 사이의 연결 정도를 개선할 수 있는 스택형 멀티칩 패키지에 관해 개시한다. 이를 위해 본 발명은, 반도체 칩이 탑재될 수 있는 기본 프레임과, 상기 기본 프레임 위에 탑재되고 반도체 칩 상부에 형성된 연금속(soft metal) 재질의 제1 본드패드 확장패턴과, 상기 제1 본드패드 확장패턴과 연결되는 연금속 재질의 제1 칩 관통패턴과, 상기 제1 칩 관통패턴과 연결되고 반도체 칩 하부에 형성된 연금속 재질의 제2 본드패드 확장패턴을 갖는 제1형 반도체 칩과, 상기 제1형 반도체 칩 위에 탑재되고 반도체 칩 상부에 형성된 경금속(hard metal) 재질의 제3 본드패드 확장패턴과, 상기 제3 본드패드 확장패턴과 연결되고 상기 반도체 칩의 하부로 돌출되는 경금속 재질의 제2 칩 관통패턴이 형성된 제2형 반도체 칩을 구비하는 것을 특징으로 하는 스택형 멀티칩 패키지에 관해 개시한다.
-
公开(公告)号:KR1020050109131A
公开(公告)日:2005-11-17
申请号:KR1020040034166
申请日:2004-05-14
Applicant: 삼성전자주식회사
IPC: H01L23/50
CPC classification number: H01L21/485 , B23K26/351 , H01L2224/16145 , H01L2224/16225 , H01L2924/00011 , H01L2924/00014 , H01L2224/0401
Abstract: Exemplary embodiments of the selective laser repair apparatus and method may allow the repair of metal bumps in a semiconductor device stack by applying a laser beam to a damaged and/or defective bump. Metal bumps may be repaired and individual chips and/or packages forming a device stack need not be separated. The operation of a control unit and a driving unit may position a laser unit such that a laser beam may be irradiated at the damaged and/or defective metal bump. An X-ray inspection unit may obtain information about the damaged and/or defective metal bump.
-
公开(公告)号:KR100510543B1
公开(公告)日:2005-08-26
申请号:KR1020030058003
申请日:2003-08-21
Applicant: 삼성전자주식회사
IPC: H01L21/60
CPC classification number: H01L24/11 , H01L24/02 , H01L24/12 , H01L2224/0401 , H01L2224/05572 , H01L2224/1147 , H01L2224/13099 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/0104 , H01L2924/01046 , H01L2924/01047 , H01L2924/01051 , H01L2924/01075 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/12042 , Y10S438/951 , H01L2224/05552 , H01L2924/00
Abstract: 표면 결함이 제거된 범프 형성 방법을 제공한다. 본 발명에 따른 범프 형성 방법에서는, 패드가 형성된 반도체 웨이퍼 상면에 패드 상면을 노출시키는 개구부를 가지는 제1 포토레지스트 패턴을 형성한 다음, 그 결과물 위로 UBM(Under Bump Metallurgy) 금속을 증착하여, 개구부 안에서 패드의 상면에 접하는 제1 UBM층과 제1 포토레지스트 패턴 위에 위치하는 제2 UBM층을 형성한다. 이어서, 제2 UBM층은 덮고 제1 UBM층은 노출시키도록 제2 포토레지스트 패턴을 형성한다. 개구부 안에 솔더층을 매립하여 솔더 범프를 형성한 후, 스트리퍼(stripper)를 적용하여 제2 포토레지스트 패턴과 제1 포토레지스트 패턴을 제거하면서 리프트-오프(lift-off) 방식으로 제2 UBM층도 제거한다.
-
公开(公告)号:KR1020050048323A
公开(公告)日:2005-05-24
申请号:KR1020030082227
申请日:2003-11-19
Applicant: 삼성전자주식회사
IPC: H01L23/48
CPC classification number: H01L25/50 , H01L23/3128 , H01L23/481 , H01L23/5389 , H01L24/05 , H01L24/06 , H01L24/16 , H01L24/48 , H01L24/49 , H01L24/94 , H01L25/0657 , H01L2224/02372 , H01L2224/02379 , H01L2224/0401 , H01L2224/04042 , H01L2224/05009 , H01L2224/06181 , H01L2224/13025 , H01L2224/13099 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/32014 , H01L2224/32145 , H01L2224/32225 , H01L2224/48095 , H01L2224/48227 , H01L2224/49171 , H01L2224/49175 , H01L2224/73265 , H01L2224/94 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06527 , H01L2225/06541 , H01L2225/06582 , H01L2225/06589 , H01L2924/00 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/1433 , H01L2924/15311 , H01L2924/181 , H01L2924/30107 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 본 발명은 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를 이용한 시스템-인-패키지에 관한 것이다. 웨이퍼 레벨 적층 기술은 칩 크기가 모두 같은 동일 소자들에 대해서는 적용이 가능하나, 시스템-인-패키지의 경우와 같이 칩 크기가 다른 이종 소자들에 대해서는 적용하기가 어렵다. 본 발명은 이종 소자들의 칩 크기를 모두 동일하게 만들고 비아, 재배선, 접속 범프 등을 이용하여 이종 소자의 적층 구조를 웨이퍼 레벨에서 일괄적으로 구현한다. 따라서, 칩 레벨에서 이종 소자의 적층 구조를 구현하는 것에 비하여 양산성을 높이고 제조 비용을 절감할 수 있으며, 적층 구조의 안정성과 열적, 전기적 특성을 향상시킬 수 있고 패키지 크기를 칩 수준으로 줄일 수 있다.
-
公开(公告)号:KR1020010056051A
公开(公告)日:2001-07-04
申请号:KR1019990057452
申请日:1999-12-14
Applicant: 삼성전자주식회사
Inventor: 이강욱
IPC: H04B3/56
CPC classification number: H04B3/56 , H04B2203/5412 , H04B2203/542
Abstract: PURPOSE: A device for controlling a communication speed of a power line communication system is provided to increase a communication speed up to 120 bps by checking a signal in the front/rear of a zero-crossing point after loading a 120 KHz pulse thereto. CONSTITUTION: When an alternating voltage applied to a primary of a step-down trans(11) from a power input(1), the first step-down trans(11) drops down the alternating voltage, and applies to a secondary of the trans(11). The dropped alternating voltage is full-waver rectified to a direct voltage by a bridge rectifier, and ripple and noise components are filtered by condensers(C1,C2). The direct voltage is inputted to a power terminal(VCC) of controller(30) after being converted to a constant voltage by a constant-voltage device(15), and the controller(30) initializes a power line communication system. At this time, transistor(TR1) turns on/off by the direct voltage inputted to a base terminal of the transistor(TR1) through resistors of voltage divider(R1,R2). According to the operation of the transistor(TR1), a high or low level voltage signal is inputted to an interruptor terminal(INT) of the controller(30) from a collector terminal of the transistor(TR1), and a zero-crossing pulse synchronized to the zero-crossing point of an alternating voltage is inputted to the interruptor terminal(INT). After receiving the zero-crossing pulse as an interrupt signal from a zero-crossing sensor(20), the controller(30) outputs a data communication signal to a power line control device(40) through an output terminal(PORT). The power line control device(40) loads 120 KHz pulse in the front/real of the zero-crossing point and backs the loaded pulse to the controller(30). On the basis of sensing the loaded pulse, the controller(30) outputs 1 data in case a signal exists in not the real but the front of the zero-crossing point, and outputs 0 data on the contrary.
Abstract translation: 目的:提供一种用于控制电力线通信系统的通信速度的装置,通过在将120KHz脉冲加载之后检查过零点的前后的信号来增加通信速度高达120bps。 构成:当从功率输入(1)施加到降压反(11)的初级的交流电压时,第一降压反相(11)下降交流电压,并施加到反向 (11)。 掉落的交流电压通过桥式整流器被整流到直流电压,纹波和噪声分量由电容器(C1,C2)滤波。 在通过恒压装置(15)将直流电压转换为恒定电压后,直接电压输入到控制器(30)的电源端子(VCC),控制器(30)初始化电力线通信系统。 此时,晶体管(TR1)通过分压器(R1,R2)的电阻输入到晶体管(TR1)的基极的直流电压导通/截止。 根据晶体管(TR1)的操作,高电平或低电平电压信号从晶体管(TR1)的集电极端子输入到控制器(30)的中断端子(INT),并且过零脉冲 与交流电压的过零点同步的信号被输入到中断端子(INT)。 在从零交叉传感器(20)接收到作为中断信号的过零脉冲后,控制器(30)通过输出端(PORT)将数据通信信号输出到电力线控制装置(40)。 电力线控制装置(40)在过零点的前/实际加载120KHz的脉冲,并将加载的脉冲返回到控制器(30)。 在感测负载脉冲的基础上,如果信号存在于过零点的实际但前端,则控制器(30)输出1个数据,并相反地输出0个数据。
-
公开(公告)号:KR1019980026092A
公开(公告)日:1998-07-15
申请号:KR1019960044417
申请日:1996-10-07
Applicant: 삼성전자주식회사
IPC: H01L21/304
Abstract: 본 발명은 웨이퍼 세정 장치에 대해 기재되어 있다.
상기 웨이퍼 세정 장치는 세정조(Bath); 및 상기 세정조의 밑면에서 세정액을 공급하는 다수개의 Y자형 공급관을 구비함으로써, 세정조 내의 모든 웨이퍼에 균일한 유량 및 유속의 세정액을 공급할 수 있으므로 웨이퍼의 세정 효과를 보다 더 증가시킬 수 있다.-
公开(公告)号:KR101374338B1
公开(公告)日:2014-03-14
申请号:KR1020070116070
申请日:2007-11-14
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L23/5384 , H01L21/76898 , H01L23/481 , H01L24/05 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/16 , H01L2225/06513 , H01L2225/06541 , H01L2924/12042 , H01L2924/14 , H01L2924/181 , H01L2924/00
Abstract: 관통 전극을 갖는 반도체 장치 및 그 제조방법을 제공한다. 상기 반도체 장치는 서로 인접한 패드 영역 및 관통 전극 영역을 갖는 반도체 기판을 구비한다. 상기 반도체 기판 내에 활성영역을 한정하는 소자분리막이 배치되되, 상기 관통 전극 영역은 활성영역을 구비한다. 상기 반도체 기판 상에 패드 패턴이 배치된다. 상기 패드 패턴은 상기 패드 영역을 덮고 상기 관통 전극 영역으로 연장되되, 상기 관통 전극 영역 내에 개구부를 갖는다. 상기 개구부 하부의 상기 반도체 기판을 관통하는 관통 전극이 배치된다. 관통 전극을 갖는 반도체 장치의 제조방법 또한 제공된다.
패드 영역, 관통 전극 영역, 관통 전극, 패드 패턴, 활성영역, 재배선 패턴
-
-
-
-
-
-
-
-
-