커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
    2.
    发明公开
    커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법 无效
    形成电容器的方法和使用其制造半导体器件的方法

    公开(公告)号:KR1020120028509A

    公开(公告)日:2012-03-23

    申请号:KR1020100090390

    申请日:2010-09-15

    CPC classification number: H01G13/06

    Abstract: PURPOSE: A method for forming a capacitor and a method for manufacturing a semiconductor device using the same are provided to prevent a short circuit between bottom electrodes by forming a bowing preventing film having a lower etching rate than that of a mold film in forming a capacitor. CONSTITUTION: A first mold film, a supporting film, a second mold film, a bowing preventing film, and a third mold film are successively formed on a top side of a substrate. The third mold film, the bowing preventing film, the second mold film, the supporting film, and the first mold film are etched partly and a first opening(150b) is formed which to expose a conductive region. A bottom electrode(190) electrically connected to the conductive region is formed on an inner wall of the first opening. The third mold film, the bowing preventing film, and the second mold film are removed. A supporting film pattern(150a) is formed by eliminating a part of the supporting film.

    Abstract translation: 目的:提供一种用于形成电容器的方法和使用该电容器的半导体器件的制造方法,以通过在形成电容器中形成具有比模具膜蚀刻速率低的蚀刻速率的弓形防止膜来防止底部电极之间的短路 。 构成:在基板的上侧依次形成第一模膜,支撑膜,第二模膜,防弓膜,第三模膜。 部分地蚀刻第三模具薄膜,防弓薄膜,第二模具薄膜,支撑薄膜和第一模具薄膜,并形成露出导电区域的第一开口(150b)。 电连接到导电区域的底部电极(190)形成在第一开口的内壁上。 去除第三模具薄膜,防弓薄膜和第二模具薄膜。 通过消除支撑膜的一部分来形成支撑膜图案(150a)。

    반도체 장치 및 반도체 장치의 제조 방법
    3.
    发明公开
    반도체 장치 및 반도체 장치의 제조 방법 无效
    半导体器件及制造半导体器件的方法

    公开(公告)号:KR1020110136473A

    公开(公告)日:2011-12-21

    申请号:KR1020100056517

    申请日:2010-06-15

    CPC classification number: H01L28/82

    Abstract: PURPOSE: A semiconductor apparatus and a manufacturing method thereof are provided to expand the width of an opening part for lower electrode formation, thereby improving stability of a connection between a pad and lower electrode. CONSTITUTION: An insulating layer(10) in which a pad(15) is buried is arranged on a substrate(5). An etching blocking film(20) is arranged on the insulating layer and pad. A mold structure which includes one or more mold films is arranged on the etching blocking film. A first support layer(35) is arranged on the mold structure. A first opening part exposing the etching blocking film is arranged by etching the mold structure and first support layer. A first spacer(50) is arranged on a sidewall of the first opening part.

    Abstract translation: 目的:提供半导体装置及其制造方法以扩大用于下电极形成的开口部分的宽度,从而提高焊盘和下电极之间的连接的稳定性。 构成:在衬底(5)上布置有埋置衬垫(15)的绝缘层(10)。 在绝缘层和焊盘上设置蚀刻阻挡膜(20)。 包括一个或多个模具膜的模具结构设置在蚀刻阻挡膜上。 第一支撑层(35)设置在模具结构上。 通过蚀刻模具结构和第一支撑层来布置暴露蚀刻阻挡膜的第一开口部分。 第一间隔件(50)布置在第一开口部分的侧壁上。

    웨이퍼 캐리어
    4.
    发明公开

    公开(公告)号:KR1019980068040A

    公开(公告)日:1998-10-15

    申请号:KR1019970004472

    申请日:1997-02-14

    Inventor: 박임수

    Abstract: 웨이퍼 캐리어에 관하여 개시한다. 본 발명에 따른 웨이퍼 캐리어는 웨이퍼를 수직으로 장착하여 웨이퍼의 세정 작업에 사용되는 웨이퍼 캐리어에 있어서, 상기 웨이퍼 캐리어의 아래 측으로 상기 웨이퍼가 나오지 않도록 설계된 것을 특징으로 한다. 본 발명에 의하면, 정류판과 웨이퍼 캐리어 사이의 틈을 좁게 함으로서 대부분의 세정액이 웨이퍼 캐리어에 장착된 웨이퍼들 사이로 흘러들어가게 하고, 특히 맨 바깥 쪽에 위치하는 웨이퍼에 흐르는 세정액의 유량을 많게 함으로써 웨이퍼들 사이에 흐르는 유량을 일정하게 할 수 있다.

    습식 세정장치의 세정조
    5.
    发明公开
    습식 세정장치의 세정조 无效
    湿式洗涤器的洗涤罐

    公开(公告)号:KR1019980065667A

    公开(公告)日:1998-10-15

    申请号:KR1019970000780

    申请日:1997-01-14

    Abstract: 습식 세정 장비의 세정조 내로 많은 양의 탈이온수(DI water)가 유입되게 하여 웨이퍼의 세정 효율을 증대시킬 수 있는 습식 세정 장비의 세정조에 관하여 개시하고 있다. 이를 위하여 본 발명은, 세정 용액이 담기는 수세조와, 세정의 대상이 되는 웨이퍼가 장착되는 정류판과, 상기 수세조로 세정용액을 공급하는 공급부와, 상기 세정용액을 배출시키는 배출부를 구비하는 습식 세정 장비의 세정조에 있어서, 상기 세정의 대상이 되는 웨이퍼가 장착되는 정류판은, 웨이퍼가 직접 놓이는 부분에 구경이 3∼10㎜인 구멍이 1∼10㎜의 간격으로 구성되고, 웨이퍼가 직접 놓이지 않는 부분에 구경이 1∼3㎜인 구멍이 1∼10㎜의 간격으로 구성된 것을 특징으로 하는 습식 세정 장비의 세정조를 제공한다.

    반도체 제조 장치의 세정조 및 웨이퍼 세정 방법
    6.
    发明公开
    반도체 제조 장치의 세정조 및 웨이퍼 세정 방법 失效
    半导体制造装置的清洗槽和晶片清洗方法

    公开(公告)号:KR1019980048375A

    公开(公告)日:1998-09-15

    申请号:KR1019960066945

    申请日:1996-12-17

    Inventor: 박임수 송재인

    Abstract: 반도체 제조 장치의 세정조 및 웨이퍼 세정방법에 대해 기재되어 있다. 이는, 오목한 그릇 모양의 베스, 베스의 하부에 설치된 제1 정류판, 베스 밑면에 설치된 유압 상쇄관, 베스와 접하는 유압 상쇄관 입구에 설치된 제2 정류판 및 유압 상쇄관의 측벽부에 대칭적으로 설치된 세정액 유입관들을 구비하는 것을 특징으로 한다. 따라서, 본 발명에 의하면, 베스 내부 전체에 걸쳐 균일하게 세정액이 공급되도록 할 수 있으므로, 결과적으로 세정 효율을 향상시킬 수 있다.

    웨이퍼 세정 장치
    7.
    发明公开

    公开(公告)号:KR1019980026062A

    公开(公告)日:1998-07-15

    申请号:KR1019960044387

    申请日:1996-10-07

    Abstract: 본 발명은 웨이퍼 세정 장치에 대해 기재되어 있다.
    상기 웨이퍼 세정 장치는 약액조(Bath); 및 상기 약액조의 밑면에서 네 개의 관이 그 외주면의 각 방향에 부착된 원통형의 구조물로 이루어진 공급 수단을 포함함으로써, 약액조에 공급되는 화학 물질이나 탈 이온수의 흐름이 안정되어 웨이퍼 린싱 효과가 더욱 더 증가된다.

    반도체 장치의 제조 방법
    9.
    发明公开
    반도체 장치의 제조 방법 失效
    制造半导体器件的方法

    公开(公告)号:KR1020080017155A

    公开(公告)日:2008-02-26

    申请号:KR1020060078837

    申请日:2006-08-21

    CPC classification number: H01L28/91 H01L27/10814 H01L27/10817 H01L27/10852

    Abstract: A method for manufacturing a semiconductor device is provided to obtain structural stability of a lower electrode by enlarging a lower part of an opening. An etch stop layer including a nitride and a mold layer including an oxide are formed on a substrate(100). An opening for exposing the substrate is formed by patterning the mold layer and the etch stop layer. A lateral part of the etch stop layer exposed through the opening is etched by using an etchant including H2SO4 and H2O so that a lower part of the opening defined by the etch stop layer is enlarged in comparison with a center part of the opening defined by the etch stop layer. A lower electrode(174) is formed on a surface of the opening having the enlarged lower part.

    Abstract translation: 提供一种制造半导体器件的方法,通过扩大开口的下部来获得下电极的结构稳定性。 在衬底(100)上形成包括氮化物和包含氧化物的模具层的蚀刻停止层。 通过图案化模具层和蚀刻停止层来形成用于曝光衬底的开口。 通过使用包括H 2 SO 4和H 2 O的蚀刻剂蚀刻通过开口暴露的蚀刻停止层的侧面部分,使得由蚀刻停止层限定的开口的下部与由开口限定的开口的中心部分相比扩大 蚀刻停止层。 在具有扩大的下部的开口的表面上形成下电极(174)。

    전해이온수 생성장치 및 반도체 소자의 세정방법
    10.
    发明授权
    전해이온수 생성장치 및 반도체 소자의 세정방법 失效
    电解电离水的制造装置及半导体装置的清洗方法

    公开(公告)号:KR100652364B1

    公开(公告)日:2006-11-30

    申请号:KR1020000061026

    申请日:2000-10-17

    Abstract: 일정농도이상의 금속이온이 포함된 전해이온수의 공급을 차단하는 전해이온수 생성장치 및 이를 이용한 반도체 소자의 세정방법에 대해 개시되어 있다. 이 장치는, 전해이온수에 포함된 금속이온을 검출하는 검출기와 금속이온 검출시 전해이온수의 생성을 중단시키는 제어기를 구비한다. 특히, 반도체 소자를 제조하는 세정공정시 일정농도이상의 금속이온이 함유된 전해이온수의 투입을 차단하는 데 매우 효과적이다.
    전해이온수, 금속이온, 검출기, 제어기, 차단기

Patent Agency Ranking