公开(公告)号：KR1020070067563A

公开(公告)日：2007-06-28

申请号：KR1020050129133

申请日：2005-12-24

Applicant: 삼성전자주식회사

Inventor： 한동균 ,  송재혁 ,  차지훈 ,  홍창기

IPC: H01L27/115

Abstract: A method for forming a floating gate is provided to prevent pitting of an active region in an etch process for forming a wordline by forming a first polysilicon layer of a great thickness. A tunnel oxide layer(200) and a mask layer are sequentially formed on a semiconductor substrate(100) wherein the mask layer can be made of a silicon nitride layer. The mask layer, the tunnel oxide layer and the semiconductor substrate are sequentially etched to form a trench. An isolation layer(500') is formed in a space between the trench of the substrate and the mask layer. The mask layer is removed to form a device region of a U-shape. A first conductive layer is conformally formed on the device region and the isolation layer. The upper part of the first conductive layer is removed to form a preliminary floating gate of a U-shape. A part of the isolation layer is removed to protrude the sidewall of the preliminary floating gate. The sidewall of the preliminary floating gate is wet-etched to have a slope.

Abstract translation: 提供了一种用于形成浮栅的方法，用于通过形成大厚度的第一多晶硅层来防止用于形成字线的蚀刻工艺中的有源区的点蚀。 隧道氧化物层（200）和掩模层依次形成在半导体衬底（100）上，其中掩模层可以由氮化硅层制成。 依次蚀刻掩模层，隧道氧化物层和半导体衬底以形成沟槽。 在衬底的沟槽和掩模层之间的空间中形成隔离层（500'）。 去除掩模层以形成U形的器件区域。 在器件区域和隔离层上共形形成第一导电层。 去除第一导电层的上部以形成U形的初步浮动栅极。 去除隔离层的一部分以突出预备浮栅的侧壁。 初步浮栅的侧壁被湿式蚀刻以具有斜率。

公开(公告)号：KR1020070067539A

公开(公告)日：2007-06-28

申请号：KR1020050128893

申请日：2005-12-23

Applicant: 삼성전자주식회사

Inventor： 강대혁 ,  홍창기 ,  심우관 ,  차지훈 ,  한정남 ,  한동균

IPC: H01L27/115

Abstract: A flash memory device having a dual floating gate is provided to improve a leakage current characteristic between floating gates and active regions by floating gates composed of lower floating gates having a smaller width than that of the active regions and upper floating gates having a greater width than that of the active regions. An isolation layer is disposed in a substrate to confine a plurality of parallel active regions(115a). Lower floating gates(140a) are two-dimensionally arranged on the active regions, self-aligned with the active regions. Each lower floating gate has a bottom surface having a smaller width than that of the active region. Upper floating gates(145a) cover the lower floating gates to be self-aligned with the lower floating gates wherein each upper floating gate has a greater width than that of the active region. A control gate electrode(160) overlaps the upper surfaces of the upper floating gates, crossing the upper part of the active regions. The upper floating gates can cover a part of the sidewalls of the lower floating gates while covering the upper surfaces of the lower floating gates.

Abstract translation: 提供一种具有双浮置栅极的闪速存储器件，以通过由具有比有源区域的宽度小的下浮动栅极构成的浮动栅极和宽浮动栅极具有较大宽度的浮动栅极来提高浮置栅极和有源区域之间的漏电流特性 活跃区域的。 隔离层设置在衬底中以限制多个平行的有源区（115a）。 下浮动栅极（140a）二维排列在有源区域上，与有源区域自对准。 每个下浮动栅极具有比有源区域的宽度小的底表面。 上浮动栅极（145a）覆盖下浮动栅极以与下浮置栅极自对准，其中每个上浮置栅极具有比有源区域宽的宽度。 控制栅电极（160）与上浮动栅极的上表面重叠，与有源区的上部交叉。 上部浮动栅极可以覆盖下部浮动栅极的侧壁的一部分，同时覆盖下部浮动栅极的上表面。

公开(公告)号：KR100673007B1

公开(公告)日：2007-01-24

申请号：KR1020050068566

申请日：2005-07-27

Applicant: 삼성전자주식회사

Inventor： 이승준 ,  한동균

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/7881 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42336 ,  H01L21/28273 ,  H01L21/76838

Abstract: A nonvolatile semiconductor memory device and a manufacturing method thereof are provided to increase a coupling ratio by enlarging an overlapped portion between a floating gate electrode and a control gate electrode using enhanced isolation pattern structure. An isolation pattern(110) with a first opening and a second opening with a larger width than that of the first opening is formed on a substrate(100). A gate insulating layer(120) is formed on an active region through the first opening. A first conductive layer is formed in the first and second openings. An inter-gate dielectric(140) is formed on the first conductive layer. A second conductive layer is formed on the resultant structure. The second conductive layer, the inter-gate dielectric and the first conductive layer are selectively patterned.

Abstract translation: 提供了一种非易失性半导体存储器件及其制造方法，以通过使用增强的隔离图案结构放大浮栅电极和控制栅电极之间的重叠部分来增加耦合比。 在衬底（100）上形成具有第一开口和宽度大于第一开口宽度的第二开口的隔离图案（110）。 栅极绝缘层（120）通过第一开口形成在有源区上。 在第一和第二开口中形成第一导电层。 栅极间电介质（140）形成在第一导电层上。 在所得结构上形成第二导电层。 第二导电层，栅极间电介质和第一导电层被选择性地图案化。

公开(公告)号：KR100634400B1

公开(公告)日：2006-10-16

申请号：KR1020040061228

申请日：2004-08-03

Applicant: 삼성전자주식회사

Inventor： 고형호 ,  홍창기 ,  최상준 ,  한동균

IPC: H01L21/304 ,  H01L21/76 ,  H01L21/336

CPC classification number: H01L21/30604 ,  H01L21/0206 ,  H01L21/76224 ,  H01L21/823412 ,  H01L21/823481 ,  Y10S438/906

Abstract: 리세스 채널 영역을 갖는 반도체 기판의 세정 방법을 제공한다. 이 방법은 반도체기판의 소정영역에 배치되어 활성영역들을 정의하는 소자분리막들을 형성하고, 상기 활성영역들의 소정영역을 식각하여 상기 소자분리막들의 측벽을 노출시키는 리세스 채널 영역을 형성한 후, 상기 리세스 채널 영역의 표면을 선택적으로 식각할 수 있는 소정의 희석 세정액을 사용하여 상기 리세스 채널 영역이 형성된 반도체기판을 세정하는 단계를 포함한다. 이때, 상기 희석 세정액은 암모니아수, 과산화수소수 및 순수의 혼합액일 수 있다.

公开(公告)号：KR1020050073319A

公开(公告)日：2005-07-13

申请号：KR1020040001677

申请日：2004-01-09

Applicant: 삼성전자주식회사

Inventor： 한동균 ,  윤천주 ,  정선태 ,  이준구 ,  김현진

IPC: H04B10/2581

CPC classification number: H04J14/0212 ,  H04J14/0213

Abstract: 본 발명은 하나의 광선로를 통해 여러 개의 광채널들이 전송되는 광통신 시스템에서, 전달되는 광채널들을 파장 대역별로 분할하여 관리하고 각 광채널들을 제어하기 위한 방안을 제안한다. 이를 위해 넓은 파장 대역을 여러 개의 파장 대역을 분리하고 각 파장 대역에서 여러 광채널들을 다시 역다중화함으로서 광채널들을 각각 제어할 수 있다. 또한 각 파장 대역에 사용되는 대역 파장 선택 스위치는 파장 주기정을 이용하므로 다른 파장 대역에도 사용할 수 있다.

公开(公告)号：KR100450324B1

公开(公告)日：2005-04-06

申请号：KR1019970077813

申请日：1997-12-30

Applicant: 삼성전자주식회사

Inventor： 한동균

IPC: G02B6/293

Abstract: 본 발명은 평탄한 주파수 이득특성을 갖는 광파장 다중화기/분할기에 관한 것으로, 복수 개의 입력 광도파로; 입력 광도파로에 연결되는 제1평면 도파로 영역; 제1평면 광도파로 영역에 연결된 복수 개의 광도파로열 격자; 광도파로열 격자에 연결되고, 평탄한 주파수응답특성을 얻도록 광도파로열 격자의 피치를 소정의 값만큼 변화시키므로써, 광도파로열 격자를 통해 입사하는 광신호에 소정의 위상차가 발생되게하여 광신호를 회절시키는 제2평면 도파로 영역; 및 제2평면 광도파로 영역에 연결되어 피치변화에 의해 이동된 채널의 중심파장의 파워를 최대로 전달받도록 도파로간 폭이 조절되어 회절된 광신호에 의해 서로 보강간섭된 광신호를 출력하는 복수 개의 출력 광도파로를 포함한다.
본 발명에 의하면, 광파장 분할기에서 광도파로열 격자의 피치와 출력 도파로의 폭을 처핑하므로써 평탄한 출력 스펙트럼을 얻을 수 있다.

公开(公告)号：KR100474728B1

公开(公告)日：2005-03-10

申请号：KR1020020087980

申请日：2002-12-31

Applicant: 삼성전자주식회사

Inventor： 김희곤 ,  권오달 ,  정선태 ,  한동균 ,  조정환 ,  김경염 ,  이승현

IPC: G02B6/12

Abstract: 본 발명은 평면 광도파로 소자에 있어서, 상기 평면 광도파로 소자의 일단면 및 상기 일단면으로부터 이격되게 대치된 타단면까지 연장된 다수의 제1 도파로들과, 적어도 하나 이상의 상기 제1 도파로에 의해 단속된 형태로 상기 제1 도파로와 교차하며, 상기 평면 광도파로 소자의 일단면으로부터 타단면까지 연장된 제2 도파로를 포함한다.

公开(公告)号：KR100393610B1

公开(公告)日：2003-08-02

申请号：KR1020000076457

申请日：2000-12-14

Applicant: 삼성전자주식회사

Inventor： 송형승 ,  한동균

IPC: G02B6/02

Abstract: PURPOSE: A multichannel optical communication module loss change uniformization apparatus using a disturbance element is provided to uniformly output a power of each channel outputted from a complete module when manufacturing a module by arranging a nonuniform output power in each channel with an optical block. CONSTITUTION: The multichannel optical communication module loss change uniformization apparatus includes an input waveguide(30). A first star coupler(32) is connected to an output terminal of the input waveguide(30). An arrayed waveguide grating(34) is connected to an output terminal of the first star coupler(32). A second star coupler(36) is connected to the arrayed waveguide grating(34). An output waveguide(38) is connected to an output terminal of the second star coupler(36). A disturbance element(40) increases a disturbance of a power which advances to the output waveguide(38) as an arranged output waveguide is located in a center to induce a desired output feature.

Abstract translation: 目的：提供一种使用干扰元件的多通道光通信模块损耗变化均匀化装置，用于在通过用光学块在每个通道中布置不均匀输出功率来制造模块时，从完整模块输出的每个通道的功率均匀输出。 组成：多信道光通信模块损耗变化均匀化装置包括输入波导（30）。 第一星形耦合器（32）连接到输入波导（30）的输出端子。 阵列波导光栅（34）连接到第一星形耦合器（32）的输出端。 第二星形耦合器（36）连接到阵列波导光栅（34）。 输出波导（38）连接到第二星形耦合器（36）的输出端。 当布置的输出波导位于中心以引起期望的输出特征时，干扰元件（40）增加了前进到输出波导（38）的功率的扰动。

公开(公告)号：KR1020000054881A

公开(公告)日：2000-09-05

申请号：KR1019990003219

申请日：1999-02-01

Applicant: 삼성전자주식회사

Inventor： 한동균 ,  김현수

IPC: G02B6/293 ,  G02B6/28

CPC classification number: G02B6/12011

Abstract: PURPOSE: An optical wavelength multiplexer/demultiplexer is provided to uniform losses between channels. CONSTITUTION: An optical wavelength multiplexer/demultiplexer includes a plurality of input waveguides(200), a first coupler(202) connected to the input waveguides(200), an arrayed waveguide grating(204) connected to an output part of the first coupler(202), a wave mode regulator(206) for regulating a wave mode of an optical signal output from the arrayed waveguide grating(204), a second coupler(208) connected to the wave mode regulator(206), and a plurality of output waveguides(210) connected to an output part of the second coupler(208). In particular, the wave mode regulator(206) levels amplitude characteristic of diffraction pattern by keeping a main peak of an output mode of the arrayed waveguide grating(204) simultaneously with reversing a phase of a mode tail, thereby the losses between channels can be uniformed.

Abstract translation: 目的：提供光学波长多路复用器/解复用器以使通道之间的均匀损耗。 构成：光学波长多路复用器/解复用器包括多个输入波导（200），连接到输入波导（200）的第一耦合器（202），连接到第一耦合器的输出部分的阵列波导光栅（204） 202），用于调节从阵列波导光栅（204）输出的光信号的波形模式的波形模式调节器（206），连接到波形模式调节器（206）的第二耦合器（208）和多个输出 连接到第二耦合器（208）的输出部分的波导（210）。 特别地，波形模式调节器（206）通过使阵列波导光栅（204）的输出模式的主峰值同时反转模式尾部的相位来同时降低衍射图案的振幅特性，从而可以使通道之间的损耗 穿制服的。

公开(公告)号：KR1019980068779A

公开(公告)日：1998-10-26

申请号：KR1019970005561

申请日：1997-02-24

Applicant: 삼성전자주식회사

Inventor： 한동균 ,  김현수

IPC: G02B5/00

Abstract: 본 발명은 방향성 결합기를 이용한 광파장 분할기에 있어서, 각 출력단 도파로에 특정한 파장에 대해 반사하는 성질을 갖는 브라그 격자 필터를 삽입한 광파장 분할기를 제공하는 것이다. 상기 브라그 격자 필터는 상기 방향성 결합기의 입력도파로에 입력되는 두개의 파장 중 각 출력도파로에서 원하는 파장의 빛만 통과할 수 있도록 격자주기를 설계한다. 여기서 사용되는 브라그 격자필터를 특정 파장에 대해서만 반사시키는 격자로 만들기 위해서는, 격자구조에 따른 모드의 위상이동과 격자구조내에서 진행하는 역진행파들의 상호작용을 기술하는 결합모드방정식을 사용한다. 본 발명의 광파장분할기는 도파로 제조시에 브라그 격자 필터를 일괄 공정으로 출력도파로 중에 형성 제작함으로써 기존에서와 같이 도파로를 절단한 후 간섭필터등을 삽입하는 것과 같은 불편을 해소할 수 있으며, 도파로 제작에 사용되는 공정을 연속적으로 사용해서 보다 쉬운 방법으로 필터를 삽입할 수 있다.