公开(公告)号：KR1020110094464A

公开(公告)日：2011-08-24

申请号：KR1020100013854

申请日：2010-02-16

Applicant: 삼성전자주식회사

Inventor： 이승환 ,  이진기 ,  박정호

IPC: G02B7/08 ,  G02B7/09 ,  H02N2/10 ,  H04N5/225 ,  G02B15/20

CPC classification number: G02B7/08 ,  H02N2/001 ,  H02N2/026 ,  G02B7/09 ,  G02B15/20 ,  H02N2/103 ,  H04N5/2253

Abstract: PURPOSE: A piezoelectric actuator assembly and an optical system with the same are provided to minimize changes of driving features due to assembling allowance. CONSTITUTION: A piezoelectric actuator assembly(100) includes a base board(10), an elastic board(20), a piezoelectric device(30), and a moving unit(40). A protrusion is formed on one side of the elastic board and is coupled with the base board. The piezoelectric device is arranged on the other side of the elastic board. If electricity is applied to the piezoelectric device, the piezoelectric device transfers vibration to the elastic board. One end of the moving unit is supported by the protrusion and the other end is coupled with the base board.

Abstract translation: 目的：提供压电致动器组件和具有该压电致动器组件的光学系统，以最小化由于组装余量而引起的驱动特征的变化。 构成：压电致动器组件（100）包括基板（10），弹性板（20），压电装置（30）和移动单元（40）。 在弹性板的一侧上形成突起，并与基板结合。 压电装置设置在弹性板的另一侧。 如果对压电装置施加电力，则压电装置将振动传递到弹性板。 移动单元的一端由突起支撑，另一端与基板相连。

公开(公告)号：KR101025762B1

公开(公告)日：2011-04-04

申请号：KR1020060094332

申请日：2006-09-27

Applicant: 삼성전자주식회사

Inventor： 류민경 ,  최한메 ,  이승환 ,  김선정 ,  오세훈

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/513 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/28282 ,  H01L29/517 ,  H01L29/518 ,  H01L29/78 ,  H01L29/792

Abstract: 전자들이 게이트 전극으로 이동되는 것을 차단시키기 위한 블로킹 산화막을 저온의 제1 증착 단계와 고온의 제2 증착 단계로 이루어지는 2 스텝 공정에 의해 형성하는 전하트랩형 플래쉬 메모리 소자의 제조 방법에 관하여 개시한다. 본 발명에 따른 플래쉬 메모리 소자의 제조 방법에서는 반도체 기판상에 터널링 산화막을 형성한다. 터널링 산화막 위에 전하 저장층을 형성한다. 제1 온도 조건하에서 전하 저장층 위에 제1 블로킹 산화막을 형성한다. 제1 온도 보다 높은 제2 온도 조건 하에서 제1 블로킹 산화막 위에 제2 블로킹 산화막을 형성한다. 제2 블로킹 산화막 위에 게이트 전극을 형성한다.
블로킹 산화막, 2 스텝, 저온, 고온, 계면, 불순물, Vth 윈도우

公开(公告)号：KR1020100089781A

公开(公告)日：2010-08-12

申请号：KR1020100009692

申请日：2010-02-02

Applicant: 삼성전자주식회사 ,  인터내셔널 비즈니스 머신즈 코오퍼레이션 ,  인피니언 테크놀로지스 아게 ,  글로벌파운드리즈 싱가포르 피티이 엘티디 ,  엔엑스피 유에스에이, 인코포레이티드

Inventor： 류충렬 ,  이승환 ,  찬,빅터 ,  엘러,맨프레드 ,  카니케,나라심후루 ,  김남성 ,  사마베담,스리칸쓰발라지 ,  유안,준

IPC: H01L23/62 ,  H01L29/78 ,  H01L21/76

CPC classification number: H01L27/0629 ,  H01L23/5256 ,  H01L28/20 ,  H01L2924/0002 ,  H01L29/42312 ,  H01L29/66348 ,  H01L29/7813 ,  H01L29/78696 ,  H01L2924/00

Abstract: PURPOSE: A method of forming an embedded resistor in a semiconductor device is provided to form an OP polyconductor resistor by adding imprint on a polyconductor and an active region. CONSTITUTION: A trench isolation region(112) is located within a substrate(110). A lateral insulator(121) is formed on the trench isolation region. A polyconductor(120) is located on the trench isolation. At least one oxide film material or a metal gate material is formed on the polyconductor. At least one transistor structure is spaced from the trench isolation region. At least one resistance element structure is arranged on the trench isolation region.

Abstract translation: 目的：提供一种在半导体器件中形成嵌入式电阻器的方法，通过在多导体和有源区域上添加印迹来形成OP多导体电阻器。 构成：沟槽隔离区（112）位于衬底（110）内。 横向绝缘体（121）形成在沟槽隔离区域上。 多导体（120）位于沟槽隔离件上。 在多导体上形成至少一种氧化物膜材料或金属栅极材料。 至少一个晶体管结构与沟槽隔离区域间隔开。 至少一个电阻元件结构布置在沟槽隔离区域上。

公开(公告)号：KR100882930B1

公开(公告)日：2009-02-10

申请号：KR1020040108060

申请日：2004-12-17

Applicant: 삼성전자주식회사

Inventor： 신동석 ,  이화성 ,  우에노테쯔지 ,  이호 ,  이승환

IPC: H01L27/092

CPC classification number: H01L29/7834 ,  H01L21/265 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66628

Abstract: 상승된 소오스/드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들이 제공된다. 상기 씨모스 반도체 소자들은 반도체기판에 제공되어 제1 및 제2 활성영역들을 한정하는 소자분리막 및 상기 제1 및 제2 활성영역들의 상부를 각각 가로지르는 제1 및 제2 게이트 패턴들을 구비한다. 상기 제1 게이트 패턴의 양 옆에 각각 제1 상승된 소오스 영역 및 제1 상승된 드레인 영역이 제공되고, 상기 제2 게이트 패턴의 양 옆에 각각 제2 상승된 소오스 영역 및 제2 상승된 드레인 영역이 제공된다. 상기 제1 상승된 소오스/드레인 영역들은 상기 제1 활성영역 상에 위치하고, 상기 제2 상승된 소오스/드레인 영역들은 상기 제2 활성영역 상에 위치한다. 상기 제1 게이트 패턴 및 상기 제1 상승된 소오스/드레인 영역들 사이에 제1 게이트 스페이서가 제공된다. 상기 제2 게이트 패턴에 인접한 상기 제2 상승된 소오스/드레인 영역들의 가장자리들 및 상기 제2 게이트 패턴의 상부 측벽을 덮도록 제2 게이트 스페이서가 배치된다. 상기 씨모스 반도체소자의 제조방법들 또한 제공된다.

公开(公告)号：KR100871697B1

公开(公告)日：2008-12-08

申请号：KR1020070005419

申请日：2007-01-17

Applicant: 삼성전자주식회사

Inventor： 권대진 ,  김우식 ,  마에다시게노부 ,  이승환 ,  위성례 ,  왕싸오췐 ,  최현민

IPC: H01L21/82

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 반도체 소자의 전기 퓨즈에 관하여 개시한다. 본 발명에 따른 반도체 소자의 전기 퓨즈는 퓨즈 프로그래밍을 위한 퓨즈 트랜지스터; 및 상기 퓨즈 트랜지스터와 연결되어 있는 퓨즈 블록을 포함하되, 상기 퓨즈 블록은 퓨즈 라인 및 상기 퓨즈라인에 연결되어 있는 열발산 구조; 를 포함한다. 본 발명의 전기 퓨즈는 퓨즈 라인에 열발산 구조를 채용함으로써 퓨즈 블로잉시 퓨즈 링크에서 발생하는 열이 열발산 구조로 확산되어 퓨즈의 파열을 방지함으로써 전기 퓨즈의 센싱 마진을 넓게 확보하고 인접 소자가 퓨즈에서 발생하는 열에 의하여 열화되는 것을 방지할 수 있다.
전기 퓨즈, 퓨즈 링크, 열발산 구조, 퓨즈 파열(rupture)

公开(公告)号：KR1020080067921A

公开(公告)日：2008-07-22

申请号：KR1020070005419

申请日：2007-01-17

Applicant: 삼성전자주식회사

Inventor： 권대진 ,  김우식 ,  마에다시게노부 ,  이승환 ,  위성례 ,  왕싸오췐 ,  최현민

IPC: H01L21/82

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/00

Abstract: An electronic fuse having a heat spreading structure is provided to prevent explosion due to overheat of a fuse link by using the heat spreading structure. An electronic fuse includes a fuse transistor for fuse programming, and a fuse block connected to the fuse transistor. The fuse block includes a fuse line and a heat spreading structure(21) connected to the fuse line. The fuse line includes a cathode(14), an anode(16), and a fuse link(15) between the cathode and the anode. The heat spreading structure has a shape of ring to surround the fuse line. A shape of ring has a rectangular structure. The heat spreading structure includes one or more shapes of bars. The heat spreading structure includes a plurality of shapes of bars parallel to the fuse link.

Abstract translation: 提供一种具有散热结构的电子熔断器，以防止由于使用散热结构导致的熔断体过热引起的爆炸。 电子保险丝包括用于保险丝编程的保险丝晶体管和连接到熔丝晶体管的熔丝块。 保险丝盒包括熔丝线和连接到熔丝线的散热结构（21）。 熔丝线包括在阴极和阳极之间的阴极（14），阳极（16）和熔断体（15）。 散热结构具有围绕熔丝线的环形。 环的形状具有矩形结构。 散热结构包括一种或多种形状的棒。 散热结构包括与熔断体平行的多个形状的棒。

公开(公告)号：KR1020080032841A

公开(公告)日：2008-04-16

申请号：KR1020060098873

申请日：2006-10-11

Applicant: 삼성전자주식회사

Inventor： 오세훈 ,  최한메 ,  이승환 ,  김선정 ,  류민경

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/66833 ,  H01L21/28282 ,  H01L21/32051

Abstract: A method for manufacturing a flash memory device having a blocking oxide layer is provided to suppress generation of leakage current by minimizing contents within a blocking oxide layer. A tunneling oxide layer(110) is formed on an upper surface of a semiconductor substrate(100). An electric charge storage layer(120) is formed on an upper surface of the tunneling oxide layer. A crystalline blocking oxide layer(130) is formed on an upper surface of the electric charge storage layer under a first temperature condition. A gate electrode(140) is formed on an upper surface of the blocking oxide layer. The first temperature is selected in a range of 500 to 1000 °C. The blocking oxide layer has a thickness of 150 to 250 Å.

Abstract translation: 提供一种制造具有阻挡氧化物层的闪速存储器件的方法，以通过最小化阻挡氧化物层内的含量来抑制漏电流的产生。 隧道氧化物层（110）形成在半导体衬底（100）的上表面上。 在隧道氧化物层的上表面上形成电荷存储层（120）。 在第一温度条件下，在电荷存储层的上表面上形成结晶阻挡氧化物层（130）。 在阻挡氧化物层的上表面上形成栅电极（140）。 第一温度选择在500至1000℃的范围内。 阻挡氧化物层的厚度为150〜250。

公开(公告)号：KR1020080027038A

公开(公告)日：2008-03-26

申请号：KR1020060092444

申请日：2006-09-22

Applicant: 삼성전자주식회사

Inventor： 정수진 ,  이승환

IPC: H04B1/38

CPC classification number: H04M1/0235

Abstract: A sliding-type portable terminal is provided to realize a stable combination structure by suppressing unnecessary movement of sliding guides by using guide ribs, thereby preventing a user from feeling uncomfortable by limiting movement between housings of the terminal, consequently durability and reliability of the terminal can be obtained. At least one sliding guide(213) is mounted on the first housing in protruded state. Sliding grooves(201) are formed on one side of the second housing. At least one guide rib(223) is protruded from the sliding grooves. The sliding guides slide in length direction of the sliding grooves between the guide ribs and each one sidewall of the sliding grooves. The sliding guides are individually mounted on both sides of one side of the first housing. The one pair of the guide ribs is extended along a length direction of the second housing side by side.

Abstract translation: 提供了一种滑动式便携式终端，以通过使用引导肋来抑制滑动导轨的不必要的移动来实现稳定的组合结构，从而通过限制端子的壳体之间的移动来防止用户感到不舒服，因此终端罐的耐久性和可靠性 得到。 至少一个滑动引导件（213）以突出的状态安装在第一壳体上。 滑动槽（201）形成在第二壳体的一侧。 至少一个引导肋（223）从滑动槽突出。 滑动导向件在导向肋与滑动槽的每个侧壁之间的滑动槽的长度方向上滑动。 滑动导轨分别安装在第一壳体一侧的两侧。 一对引导肋沿着第二壳体的长度方向并排地延伸。

公开(公告)号：KR100778248B1

公开(公告)日：2007-11-22

申请号：KR1020060071936

申请日：2006-07-31

Applicant: 삼성전자주식회사

Inventor： 이승환

IPC: H04B1/40

CPC classification number: H04M11/08 ,  H04W8/08 ,  H04W76/20 ,  H04W88/02

Abstract: An apparatus for transceiving location information through a voice speech channel in a portable terminal and a method are provided to configure the location information as a DTMF(Dual Tone Multi Frequency) signal in the terminal, thereby transceiving the location information through the voice speech channel regardless of a communication network provided by a GPS(Global Positioning System) service provider. Location information is confirmed(301,303). The location information is converted into a DTMF signal(305). A start sequence and an end sequence are added to the DTMF signal. The DTMF signal is transmitted through a voice speech channel(307). The location information is received from a GPS satellite.

Abstract translation: 提供了一种用于通过便携式终端中的语音语音信道收发位置信息的装置和方法，用于将位置信息配置为终端中的DTMF（双音多频）信号，从而通过语音语音信道收发位置信息 由GPS（全球定位系统）服务提供商提供的通信网络。 确认位置信息（301,303）。 位置信息被转换成DTMF信号（305）。 启动序列和结束序列被添加到DTMF信号。 DTMF信号通过语音通道（307）发送。 从GPS卫星接收位置信息。

公开(公告)号：KR100724566B1

公开(公告)日：2007-06-04

申请号：KR1020050069863

申请日：2005-07-29

Applicant: 삼성전자주식회사

Inventor： 최한메 ,  박영근 ,  이승환 ,  김영선

IPC: H01L21/8247 ,  H01L21/335 ,  H01L21/31 ,  H01L27/115

CPC classification number: H01L27/115 ,  H01L27/11519 ,  H01L27/11521

Abstract: 다층구조의 게이트 층간 유전막을 갖는 플래시 메모리 소자 및 그 제조방법들을 제공한다. 이 방법들은 활성영역들을 갖는 반도체기판을 준비한다. 상기 반도체기판 상에 상기 활성영역들을 덮으면서 상기 활성영역들과 이격된 부유 게이트 패턴들을 형성한다. 상기 부유 게이트 패턴들을 갖는 기판 상에 지르코늄 산화막 및 알루미늄 산화막을 적어도 2번 교대로 적층시키어 게이트 층간 유전막을 형성하되, 상기 게이트 층간 유전막은 반응가스로 오존(O
3 )가스를 채택하는 원자층 증착공정을 이용하여 형성한다. 상기 게이트 층간 유전막 상에 제어 게이트막을 형성한다. 상기 제어 게이트막, 상기 게이트 층간 유전막 및 상기 부유 게이트 패턴들을 차례로 패터닝하여 상기 활성영역들을 가로지르면서 차례로 적층된 게이트 층간 유전막 패턴들 및 제어 게이트들을 형성하고, 상기 활성영역들과 상기 게이트 층간 유전막 패턴들 사이에 부유 게이트들을 형성한다.
게이트 층간 유전막, 지르코늄 산화막, 알루미늄 산화막, 원자층 증착공정, 오존가스