Abstract:
PURPOSE: An inertia sensor and a manufacturing method thereof are provided to make first and second substrates thinner and to form a penetrating electrode, thereby miniaturizing the inertia sensor. CONSTITUTION: An inertia sensor comprises a first substrate(12a), a lower electrode(14), an insulating layer pattern(16c), a second substrate(18a), and an upper electrode(20). The lower electrode is formed inside the first substrate. The insulating layer pattern is arranged on the first substrate and exposes the lower electrode. The second substrate is arranged on the first substrate and the insulating layer pattern. The upper electrode is formed to be faced to the lower electrode. The top surfaces of the lower electrode and first substrate have a same level.
Abstract:
PURPOSE: A pixel design for enhancing a fill factor of a microbolometer is provided to enhance the structural stability of a microbolometer because four pixels share a single anchor and to improve productivity because a size of a chip having the microbolometer is reduced. CONSTITUTION: A pixel design for enhancing a fill factor of a microbolometer comprises a bolometer array. The bolometer array is composed of an arrangement of bolometer pixels. The bolometer pixel comprises a lower layer, a collaboration(130), an upper layer, an insulating layer, and an anchor(160). The lower layer comprises a reflective metal layer(120) of the upper part of a substrate(110). The collaboration is arranged in the upper part of the lower layer. The upper layer comprises a bolometer layer(140) of the upper part of the collaboration and a penetration metal layer(150). The insulating layer insulates the lower layer and upper layer. The anchor supports the upper layer.
Abstract:
디지털 논데시메이션 필터에 관한 것으로서, 연속 펄스를 이용하여 필터 탭이 구성된 논데시메이션 필터에 관한 것이다. 실시예에 따른 필터 회로는 하나 이상의 필터 유닛을 포함하고, 필터 유닛의 각각은 캐패시터를 포함하고, 필터 유닛은 디지털 전류 신호를 입력받아 필터 계수에 기초하여 캐패시터에 전류 신호를 캐패시터에 충전 시키고, 출력 펄스 신호에 동기화하여 충전된 캐패시터의 전압을 출력한다. 실시예에 따른 필터 회로에서, 필터 유닛의 각각은, 캐패시터와 디지털 전류 신호의 입력 사이에 위치한 제 1 스위치; 캐패시터와 출력 사이에 위치한 제 2 스위치를 더 포함하고, 제 1 스위치는 필터 계수에 기초하여 스위칭되고, 제 2 스위치는 출력 펄스 신호에 기초하여 스위칭되고, 캐패시터의 일 단은 제 1 스위치 및 제 2 스위치에 연결이 되고, 캐패시터의 다른 단은 그라운드에 연결이 되는 것이 바람직하다.
Abstract:
본 발명은 무선 송수신장치에서 발생하는 직교 신호들간의 부정합 및 회로의 비선형성을 자가 보상하는 장치 및 방법에 관한 것이다. 이를 위해 본 발명에서는 이동단말의 송신기를 신호 발생기로 사용하고, 수신기를 응답 특성 측정기로 사용하도록 하며, 기저대역 프로세서에서는 송신기를 통해 출력되는 테스트 신호와 수신기를 통해 수신되는 테스트 신호에 의해 수신측 및 송신측에 대한 부정합과 비선형성을 보상하도록 한다.
Abstract:
본 발명은 표준 3중 웰 CMOS 공정에서 구현된 수직형 바이폴라 정션 트랜지스터를 이용하는 전압 제어 발진기, 차동 회로, 및 전류 미러 회로에 관한 것이다. 본 발명의 일실시예에 따르면, 전압 제어 발진기는 부성 저항 성분을 생성하기 위한 부성 저항 셀, 제어 전압에 의하여 임피던스를 가변시킴으로써 출력 신호의 주파수를 가변시키는 LC 탱크, 및 일정한 전류를 공급하기 위한 전류 소오스를 포함하되, 전류 소오스는 깊은 n웰을 가지는 표준 3중 웰 CMOS 공정에서 구현되고, 에미터는 CMOS 공정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 CMOS 공정의 p웰, p+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 바이폴라 정션 트랜지스터로 구현된다. 또한, 본 발명의 다른 실시예에 따르면, 전압 제어 발진기의 부성 저항 셀, 각종 차동 회로의 전류 소오스, 또는 전류 미러 회로의 능동 소자를 수직형 바이폴라 정션 트랜지스터로 구현함으로써, 전체 회로의 위상 잡음 특성과 1/f 잡음 특성 및 소자간 정합 특성을 개선시키며 동작 전압의 여유(voltage head room)를 높일 수 있다.
Abstract:
PURPOSE: An automatic compensation device in a wireless transceiving device and a method therefor are provided to enable a baseband processor to compensate for mis-match and non-linearity by test signals received through a transmitter and a receiver. CONSTITUTION: A controller(210) requests a transmitter(230) to generate and transmit a predetermined test signal. The controller(210) outputs a switching control signal for connecting the transmitter(230) with a receiver(220). The transmitter(230) generates a test signal at the request of the controller(210), and outputs the test signal. A switch(240) supplies the outputted test signal as an input of the receiver(220) by the switching control signal. The receiver(220) receives the test signal, and supplies the test signal to the controller(210). The controller(210) compares a waveform of the test signal outputted from the transmitter(230) with a waveform of the test signal outputted from the receiver(220), and generates a control signal for compensating for mis-match and non-linearity.
Abstract:
PURPOSE: A direct conversion receiver using a vertical BJT(Bipolar Junction Transistor) embodied by a deep n-well CMOS(Complementary Metal Oxide Semiconductor) process is provided to improve a DC offset, a matching feature between I/O signals and an 1/f noise feature. CONSTITUTION: A BPF(Band Pass Filter)(501) passes a specific band of a receiving signal. An LNA(Low Noise Amplifier)(503) amplifies the signal of the BPF(501). An active mixer(505) mixes the signal outputted from the LNA(503) with a local oscillation signal, and outputs a scalar baseband signal. A baseband analog circuit(507) filters and amplifies the baseband signal outputted from the active mixer(505). The active mixer(505) is embodied in a triple-well CMOS process. The active mixer(505) has a switching element embodied as a vertical BJT. An emitter of the switching element is formed by an n+ source-drain diffusion region of the CMOS process, and a base of the switching element is formed by a p-well and a p+ source-drain diffusion region of the CMOS process. A collector of the switching element is formed by a deep n-well, an n-well and an n+ source-drain diffusion region of the CMOS process.
Abstract:
PURPOSE: A symmetric junction mass type accelerometer and a method for fabricating the same are provided to control accurately the thickness of a beam by using an etched step method. CONSTITUTION: A beam(2) and a lower proof mass(1b) are formed by processing only one side of a single flat material. A piezoresistive material(3), a self-diagnosis material(4), and a wiring are installed easily by forming an unprocessed plane. A lower proof mass(1a) is combined with an upper proof mass(1b). The lower proof mass(1a) and the upper proof mass(1b) are symmetric with respect to the beam(2). An accelerometer including the beam(2) and the lower proof mass(1b) is arranged in a line to improve a fabricating process and productivity. A unit accelerometer is separated from the accelerometer by cutting the upper proof mass(1a). The thickness of the beam(2) is controlled accurately by using an etched step.
Abstract:
본 발명은 증폭기에 관한 것으로서, 상세하게는 입력신호의 반파(半波)를 증폭하는 능동소자와 상기 능동소자와 대응성(duality)을 가지며 입력신호의 나머지 반파를 증폭하는 반(反)능동소자로 이루어지는 보상(complementary)소자와, 상기 보상소자의 동작점을 설정하기 위한 바이어스 회로를 포함하여 구성되며, 상기 보상소자로 CMOS를 이용하는 경우에는 소스 공통형 구조를 사용하고, BJT를 이용하는 경우에는 에미터 공통형 구조를 사용하여 푸시풀(push-pull) 형태로 접속한 보상소자를 이용한 병렬 푸시풀 증폭기에 관한 것으로, 본 발명은 현재 사용되고 있는 소스 폴로어(source follower) 구조와 소스 공통형(common source) 구조의 증폭기의 단점을 보완하고 그 장점만을 취함으로써 고효율, 고선형성을 가지며 고주파에서도 충분한 전력 이득을 얻을 수 있는 전� � 증폭기의 제작을 가능하게 한다.