-
公开(公告)号：KR1019970077186A
公开(公告)日：1997-12-12
申请号：KR1019960014321
申请日：1996-05-02
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 반도체 소자의 다층 금속배선 구조 및 그 제조방법에 관한 것으로, 종래의 제조방법이 1차 배선, 비아 홀, 2차 배선의 순서로 진행하는 반면, 본 발명은 비아 홀 대신에 비아기등을 이용하여, 1차 배선과 비아기등을 하나의 금속도전층으로 금속막의 식각시감광제와의 선택비 차이를 이용하여 한꺼번에 형성하며, 이어서 PECVD 산화막과 SOG 박막을 이용하여 1차 금속배선의 갭-채움과 평탄화를 수행하고 CMP 혹은 에치백등의 기술을 이용하여 비아기등의 최상단면이 노출되고 완전히 평탄화가 이루어진 상태에서 2차 금속배선을 완성하는 것으로, 2차 금속배선 이전까지의 단계를 반복수행함으로써, 다층 금속배선을 쉽게 가능하도록 한다.
-
公开(公告)号：KR100119272B1
公开(公告)日：1997-09-30
申请号：KR1019930026309
申请日：1993-12-03
Applicant: 한국전자통신연구원
IPC: H01L21/027
Abstract: A mixed processing method coupled to a high production of optical stepper and a high resolution of electron exposure system is disclosed. The mixed processing method comprises the steps of: coating a photo-resist(4) on a wafer(1) having a silicon oxide(2) and a polysilicon layer(3) and soft baking; successively performing alignment and exposure using the optical stepper and the e-beam; and developing the exposed portion(5) using alkali developer and hard baking. Thereby, it is possible to decrease the processing steps by using successively the optical stepper and the e-beam.
Abstract translation: 公开了一种混合处理方法，其结合高产量的光学步进器和高分辨率的电子曝光系统。 混合处理方法包括以下步骤：在具有氧化硅（2）和多晶硅层（3）的晶片（1）上涂覆光致抗蚀剂（4）并进行软烘烤; 使用光学步进机和电子束连续执行对准和曝光; 并使用碱显影剂和硬烘烤显影曝光部分（5）。 由此，可以依次使用光学步进机和电子束来减少处理步骤。
-
公开(公告)号：KR102208771B1
公开(公告)日：2021-01-28
申请号：KR1020200010450
申请日：2020-01-29
Applicant: 한국전자통신연구원
Abstract: 본발명은인덕터에관한것으로, 더욱상세하게는, 수직으로적층된복수의세라믹층들을포함하는세라믹구조체, 상기세라믹층들은제1 세라믹층및 상기제1 세라믹층의상면상의제2 세라믹층을포함하고; 상기세라믹구조체내에배치되는내부전극들; 및상기세라믹구조체의중심부에배치되고, 복수의홀들을갖는지지체를포함하되, 상기홀들은상기지지체를수직으로관통하고, 상기지지체는상기제1 세라믹층의적어도일부및 상기제2 세라믹층의적어도일부를관통하고, 평면적관점에서, 상기지지체는상기내부전극들에의해둘러싸일수 있다.
-
公开(公告)号：KR1020140104802A
公开(公告)日：2014-08-29
申请号：KR1020130018756
申请日：2013-02-21
Applicant: 한국전자통신연구원 , 주식회사 시지트로닉스
IPC: H01L23/12
CPC classification number: H01L23/4827 , H01L24/03 , H01L24/05 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/83 , H01L2224/0345 , H01L2224/04026 , H01L2224/05138 , H01L2224/05638 , H01L2224/05666 , H01L2224/05671 , H01L2224/2745 , H01L2224/29082 , H01L2224/29083 , H01L2224/29144 , H01L2224/29166 , H01L2224/29171 , H01L2224/32227 , H01L2224/32502 , H01L2224/83447 , H01L2224/83455 , H01L2224/8346 , H01L2224/83805 , H01L2924/01322 , H01L2924/00014 , H01L2924/01026 , H01L2924/01014 , H01L2924/00
Abstract: A method for manufacturing a semiconductor package according to an embodiment of the present invention comprises: preparing a die including a first metal layer and a second metal layer sequentially stacked on a silicon substrate; preparing a package substrate; and forming an adhesive layer between the package substrate and the second metal layer to mount the die to the package substrate, wherein forming the adhesive layer can be performed by the eutectic bonding of the silicon substrate and the second metal layer. The semiconductor package according to the present invention can easily form the adhesive layer due to the eutectic bonding without a forming process of a preform.
Abstract translation: 根据本发明的实施例的半导体封装的制造方法包括：准备包括依次堆叠在硅衬底上的第一金属层和第二金属层的管芯; 制备封装衬底; 以及在所述封装基板和所述第二金属层之间形成粘合剂层以将所述管芯安装到所述封装基板，其中，通过所述硅基板和所述第二金属层的共晶接合可以进行形成所述粘合剂层。 根据本发明的半导体封装可以由于共晶接合而容易地形成粘合层，而不需要预成型件的成形工艺。
-
公开(公告)号：KR1020130031761A
公开(公告)日：2013-03-29
申请号：KR1020120000229
申请日：2012-01-02
Applicant: 한국전자통신연구원 , 주식회사 시지트로닉스
IPC: H01L29/772 , H01L21/335
CPC classification number: H01L27/0266 , H01L29/778 , H01L29/7783
Abstract: PURPOSE: A power device is provided to improve the electrical reliability for the EOS/ESD of a GaN FET device. CONSTITUTION: A silicon epitaxial layer(301) is formed on a silicon substrate(300). The silicon epitaxial layer comprises a P-type ion implantation layer(303a,303b) and a p-type plug layer(302). An AlGaN/GaN epi layer(307) for a GaN FET device is formed on the p-type plug layer. A gate electrode(310a), a source electrode(310b) and a drain electrode(310c) are formed on the AlGaN/GaN epi layer.
Abstract translation: 目的：提供一种功率器件来提高GaN FET器件的EOS / ESD的电可靠性。 构成：在硅衬底（300）上形成硅外延层（301）。 硅外延层包括P型离子注入层（303a，303b）和p型插塞层（302）。 在p型插塞层上形成用于GaN FET器件的AlGaN / GaN外延层（307）。 在AlGaN / GaN外延层上形成栅电极（310a），源电极（310b）和漏电极（310c）。
-
Patent Agency Ranking
公开(公告)号：KR101087136B1
公开(公告)日：2011-11-25
申请号：KR1020080122215
申请日：2008-12-04
Applicant: 한국전자통신연구원
IPC: H01L21/324
Abstract: 본 발명은 실리콘 웨이퍼 기판의 적재가 용이할 뿐만 아니라 초기 열산화 공정 시 발생될 수 있는 자연 산화막 발생을 최대한 억제할 수 있고, 반응 가스의 균일할 확산을 유도하여 균일한 두께의 산화막을 발생시킬 수 있는 반도체 제조용 횡형 확산로에 관한 것으로서, 상기 횡형 확산로는, 상하로 개폐가능하며 그 내부에 다수의 실리콘 웨이퍼 기판이 적재되는 적재 수단과, 상기 적재 수단을 수평 방향으로 이동시켜 상기 반응실 내부로 이동시키는 운반 수단과, 상기 운반 수단에 의해 적재 수단이 반응실 내부로 이동되는 동안 상기 적재 수단의 내부로 질소 가스를 주입하는 질소 가스 주입 수단을 포함하여 이루어진다.
반도체 제조, 열산화, 열확산, 확산로,-
公开(公告)号：KR101016441B1
公开(公告)日：2011-02-21
申请号：KR1020080124277
申请日：2008-12-08
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 게이트 전극과 소스-드레인 전극 형상 간 오정렬을 방지하고 제조 수율을 향상시킬 수 있는 하부 게이트형 유기박막 트랜지스터 제조 방법을 제공한다. 본 발명에 따른 유기박막 트랜지스터 제조 방법은, 게이트 전극과 게이트 절연막이 형성된 기판 전면 상에 형상반전 감광막과 광 표백물질막을 도포하는 단계와, 마스크를 사용하여 상기 형상반전 감광막 중에서 필드 영역의 감광막만을 선택적으로 감광시키는 단계와, 상기 형상 반전 감광막 중에서 상기 게이트 전극 상부에 위치한 감광막이 감광되고 소스-드레인 전극 형성 영역의 감광막은 감광되지 않도록 전면 노광을 실시하는 단계와, 상기 전면 노광 후, 상기 광 표백물질막을 제거하고, 감광된 상기 필드 영역 및 게이트 전극 상부의 감광막을 형상 반전시키는 단계와, 전면 노광을 실시하여, 형상 반전되지 않은 상기 소스-드레인 전극 형성 영역의 감광막을 감광시키는 단계와, 상기 감광된 소스-드레인 전극 형성 영역의 감광막을 현상액으로 제거하는 단계를 포함한다.
유기박막 트랜지스터, 게이트 전극-
公开(公告)号：KR100934216B1
公开(公告)日：2009-12-29
申请号：KR1020070125515
申请日：2007-12-05
Applicant: 한국전자통신연구원
IPC: H01L29/70
Abstract: A bipolar phototransistor for a short wavelength and a manufacturing method thereof are provided to improve the characteristic of a leakage current by forming an anti-depletion layer in a surface of a base. A first base is formed in a base region(20) by the high energy ion implantation of a first type impurity. A second oxide film is formed in the front side of the substrate. An emitter region(30) and a blocking region are defined in a second oxide film. A second emitter and a second blocking layer are formed by ion-implanting a second impurity to the emitter region and the blocking region. A second anti-depletion layer is formed by ion-implanting the second impurity to the surface of the first base.
Abstract translation: 提供一种用于短波长的双极光电晶体管及其制造方法，以通过在基底的表面中形成抗耗尽层来改善泄漏电流的特性。 通过第一类型杂质的高能离子注入在基区（20）中形成第一基极。 第二氧化物膜形成在衬底的正面。 发射极区域（30）和阻挡区域被限定在第二氧化物膜中。 通过将第二杂质离子注入发射极区域和阻挡区域来形成第二发射极和第二阻挡层。 通过将第二杂质离子注入第一基底的表面来形成第二抗耗尽层。
-
公开(公告)号：KR1020090058768A
公开(公告)日：2009-06-10
申请号：KR1020070125515
申请日：2007-12-05
Applicant: 한국전자통신연구원
IPC: H01L29/70
CPC classification number: H01L31/1105
Abstract: A bipolar phototransistor for a short wavelength and a manufacturing method thereof are provided to improve the characteristic of a leakage current by forming an anti-depletion layer in a surface of a base. A first base is formed in a base region(20) by the high energy ion implantation of a first type impurity. A second oxide film is formed in the front side of the substrate. An emitter region(30) and a blocking region are defined in a second oxide film. A second emitter and a second blocking layer are formed by ion-implanting a second impurity to the emitter region and the blocking region. A second anti-depletion layer is formed by ion-implanting the second impurity to the surface of the first base.
Abstract translation: 提供一种用于短波长的双极光电晶体管及其制造方法，以通过在基底表面形成抗耗尽层来改善漏电流的特性。 通过第一类型杂质的高能离子注入，在基极区（20）中形成第一基底。 第二氧化膜形成在基板的正面。 在第二氧化物膜中限定发射极区域（30）和阻挡区域。 通过向发射极区域和阻挡区域离子注入第二杂质形成第二发射极和第二阻挡层。 通过将第二杂质离子注入第一基底的表面形成第二抗耗尽层。
-
公开(公告)号：KR100872775B1
公开(公告)日：2008-12-09
申请号：KR1020070077862
申请日：2007-08-02
Applicant: 한국전자통신연구원
Abstract: The horizontal diffusion furnace for fabricating semiconductor wafer is provided to facilitate the loading of the silicon wafer in the boat by using a boat having a cover in the thermal oxidation process of the semiconductor wafer. The horizontal diffusion furnace for fabricating semiconductor wafer comprises the reaction chamber(11), the boat(15), the support stand, the carriage(19), the gas injector(17), the gas inlet pipe(13). The reaction chamber has the heating coil(12). The boat has the cover(152) for opening and closing. One or more wafer(16) can be loaded on the boat. The support stand supports the boat. The carriage is combined with the one-side part of the support stand. The carriage moves the boat supported by the support stand to the reaction chamber. The gas injector is formed in the one-side part of the support stand. The gas injector injects the gas into the boat in which wafer is loaded. The gas inlet pipe is formed in the longitudinal direction of the support stand to supply the gas injected through the gas injector to the boat.
Abstract translation: 提供用于制造半导体晶片的水平扩散炉，以通过在半导体晶片的热氧化过程中使用具有盖的船来促进硅晶片在船中的装载。 用于制造半导体晶片的水平扩散炉包括反应室（11），船（15），支撑架，托架（19），气体注入器（17），进气管（13）。 反应室具有加热线圈（12）。 船具有用于打开和关闭的盖（152）。 一个或多个晶片（16）可以装载在船上。 支撑架支撑船。 托架与支撑架的单侧部分组合。 托架将由支撑架支撑的船移动到反应室。 气体喷射器形成在支撑架的一侧部分中。 气体喷射器将气体注入到其中装载晶片的船中。 气体入口管沿着支撑台的纵向方向形成，以将通过气体喷射器喷射的气体供应到船上。
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.026 seconds)
