公开(公告)号：WO2021251764A1

公开(公告)日：2021-12-16

申请号：PCT/KR2021/007261

申请日：2021-06-10

Applicant: 한국전자통신연구원

Inventor： 박건식 ,  원종일 ,  조두형 ,  정동윤 ,  장현규

IPC: H01L29/749 ,  H01L29/745 ,  H01L29/66 ,  H01L29/10

Abstract: 본 발명의 개념에 따른 모스 구동 사이리스터 소자는 마주하는 제1 면 및 제2 면을 포함하는 기판, 상기 제1 면 상에 배치되는 게이트 패턴들, 상기 게이트 패턴들을 덮는 캐소드 전극, 및 상기 제2 면 상에 배치되는 애노드 전극을 포함한다. 상기 기판은 제1 도전형을 가지는 하부 에미터 층, 상기 하부 에미터 층 상에 제2 도전형을 가지는 하부 베이스 층, 상기 하부 베이스 층의 상부에 제공되고, 제1 도전형을 가지는 상부 베이스 영역, 상기 상부 베이스 영역은 상기 하부 베이스 층의 상면 일부를 노출시키고, 상기 상부 베이스 영역의 상부에 제공되는 제2 도전형을 가지는 상부 에미터 영역, 상기 상부 에미터 영역의 상부에 제공되고, 제1 도전형을 가지는 제1 도핑 영역 및 상기 제1 도핑 영역으로부터 둘러싸이는 제2 도전형을 가지는 제2 도핑 영역, 및 상기 상부 에미터 영역의 상부의 일측면에 제공되는 제1 도전형을 가지는 제1 도핑 패턴을 포함한다.상기 제1 도핑 패턴은 기판의 상면에 평행한 제1 방향을 따라서 상기 상부 베이스 영역 및 상기 제1 도핑 영역 사이에 개재된다. 상기 제1 도핑 패턴은 상기 상부 에미터 영역의 상부의 타 측면에서 상기 상부 에미터 영역의 상면을 노출시킨다. 상기 게이트 패턴들의 각각은 상기 노출된 하부 베이스 층의 상면, 상기 노출된 상부 베이스 영역의 상면, 상기 노출된 상부 에미터 영역의 상면, 상기 제1 도핑 패턴, 및 상기 제1 도핑 영역의 일부를 덮는다. 상기 캐소드 전극은 상기 게이트 패턴의 상면 및 측면, 상기 제2 도핑 영역의 상면과 상기 제1 도핑 영역의 상면의 일부를 덮는다. 상기 제1 도전형과 상기 제2 도전형은 서로 다르다.

公开(公告)号：KR102219482B1

公开(公告)日：2021-02-25

申请号：KR1020150029809

申请日：2015-03-03

Applicant: 한국전자통신연구원

Inventor： 전치훈 ,  나제호 ,  정동윤 ,  고상춘 ,  남은수 ,  이형석

IPC: H01L27/02 ,  H01L27/20 ,  H01L21/31 ,  H01L21/28 ,  H01L23/467

Abstract: 본발명은반도체소자를제공한다. 반도체소자는동적인움직임으로냉각매체의흐름을발생시키는외팔보를갖는기판, 상기기판상에제공된활성영역, 상기기판상에상기활성영역과이격되어배치되는절연막, 상기절연막상에배치되는하부전극, 상기하부전극상에배치되는압전막및 상기압전막상에배치되는상부전극을포함한다.

公开(公告)号：KR102003792B1

公开(公告)日：2019-07-31

申请号：KR1020150130450

申请日：2015-09-15

Applicant: 한국전자통신연구원

Inventor： 정동윤

IPC: H01L25/16 ,  H01L25/07 ,  H01L25/065

公开(公告)号：KR101878931B1

公开(公告)日：2018-07-17

申请号：KR1020150088941

申请日：2015-06-23

Applicant: 한국전자통신연구원

Inventor： 정동윤 ,  이현수 ,  고상춘 ,  김정진 ,  김진식 ,  나제호 ,  남은수 ,  문재경 ,  박영락 ,  배성범 ,  이형석 ,  장우진 ,  장현규 ,  전치훈

IPC: H01L29/872 ,  H01L29/47

CPC classification number: H01L21/0228 ,  H01L23/291 ,  H01L23/3178 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66212 ,  H01L29/872

Abstract: 반도체소자의제1 질화물반도체층은기판상에제공되고, 제2 질화물반도체층은제1 질화물반도체층상에제공되고, 제1 오믹메탈및 제2 오믹메탈은제2 질화물반도체층상에제공되고, 리세스영역은제1 오믹메탈과제2 오믹메탈사이의제2 질화물반도체층내에제공되고, 패시베이션층은제1 오믹메탈의측면및 리세스영역의하부면과측면을덮고, 쇼트키전극은제1 오믹메탈상에제공되고, 리세스영역의내부로연장된다.

公开(公告)号：KR1020170000423A

公开(公告)日：2017-01-03

申请号：KR1020150088941

申请日：2015-06-23

Applicant: 한국전자통신연구원

Inventor： 정동윤 ,  이현수 ,  고상춘 ,  김정진 ,  김진식 ,  나제호 ,  남은수 ,  문재경 ,  박영락 ,  배성범 ,  이형석 ,  장우진 ,  장현규 ,  전치훈

IPC: H01L29/872 ,  H01L29/47

CPC classification number: H01L21/0228 ,  H01L23/291 ,  H01L23/3178 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66212 ,  H01L29/872

Abstract: 반도체소자의제1 질화물반도체층은기판상에제공되고, 제2 질화물반도체층은제1 질화물반도체층상에제공되고, 제1 오믹메탈및 제2 오믹메탈은제2 질화물반도체층상에제공되고, 리세스영역은제1 오믹메탈과제2 오믹메탈사이의제2 질화물반도체층내에제공되고, 패시베이션층은제1 오믹메탈의측면및 리세스영역의하부면과측면을덮고, 쇼트키전극은제1 오믹메탈상에제공되고, 리세스영역의내부로연장된다.

Abstract translation: 半导体器件的第一氮化物半导体层设置在衬底上，第二氮化物半导体层设置在第一氮化物半导体层上，第一欧姆金属和第二欧姆金属设置在第二氮化物半导体层上，凹部 在所述第一欧姆金属和所述第二欧姆金属之间的所述第二氮化物半导体层中设置钝化层，所述钝化层覆盖所述第一欧姆金属的一侧，并且所述钝化层覆盖所述凹部区域的底表面和侧面，并且所述第一欧姆金属 金属并延伸到凹陷区域中。

公开(公告)号：KR1020170000421A

公开(公告)日：2017-01-03

申请号：KR1020150088939

申请日：2015-06-23

Applicant: 한국전자통신연구원

Inventor： 박영락 ,  고상춘 ,  나제호 ,  문재경 ,  배성범 ,  장우진 ,  전치훈 ,  정동윤

IPC: H01L29/778 ,  H01L29/66

Abstract: 반도체소자의기판상의소스전극들및 드레인전극들은기판의상면에평행한제1 방향및 제1 방향과교차하는제2 방향을따라교대로배열되고, 소스배선들은소스전극들상에서, 소스전극들과전기적으로연결되고, 드레인패드는소스배선들상에서, 드레인전극들과전기적으로연결되고, 소스배선들은소스전극들상에서교차점을갖는그리드(grid) 형상을갖고, 평면적관점에서, 드레인패드는소스전극들및 드레인전극들과중첩된다.

公开(公告)号：KR1020160037081A

公开(公告)日：2016-04-05

申请号：KR1020150130450

申请日：2015-09-15

Applicant: 한국전자통신연구원

Inventor： 정동윤

IPC: H01L25/16 ,  H01L25/07 ,  H01L25/065

CPC classification number: H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014

Abstract: 전력소자는제1 기판과제1 기판상에제공되는제2 기판, 제2 기판내의화합물전력반도체및 모오스전계효과트랜지스터, 제2 기판을관통하는제1 비아, 및제1 기판및 제2 기판을관통하는제2 비아를포함하며, 제1 기판은상부에제1 도전막을포함하고, 하부에제2 도전막을포함하며, 제2 기판의상면, 화합물전력반도체의상면, 및모오스전계효과트랜지스터의상면은동일한높이를가지며, 제1 도전막은제1 비아를통해화합물전력반도체의소스단자와전기적으로연결되고, 제2 도전막은제2 비아를통해화합물전력반도체의드레인단자와전기적으로연결된다.

Abstract translation: 功率器件包括：第一衬底; 位于所述第一基板上的第二基板; 位于第二基板内的复合功率半导体; 位于第二基板内的金属氧化物半导体场效应晶体管; 通过第二基板的第一通孔; 以及通过第一基板和第二基板的第二通孔。 第一基板包括：位于其上部的第一导电膜; 以及位于其下部的第二导电膜。 第二基板的上表面，复合功率半导体的上表面和金属氧化物半导体场效应晶体管的上表面具有相等的高度; 并且第一导电膜通过第一通孔电连接到复合功率半导体的源极端子。 第二导电膜通过第二通孔电连接到复合功率半导体的漏极端子; 并且功率器件具有改进的集成度。

公开(公告)号：KR1020170051146A

公开(公告)日：2017-05-11

申请号：KR1020160040357

申请日：2016-04-01

Applicant: 한국전자통신연구원

Inventor： 김민기 ,  장현규 ,  정동윤 ,  고상춘 ,  이현수 ,  전치훈

IPC: H01L27/02 ,  H01L29/778 ,  H01L27/06 ,  H01L29/772

CPC classification number: H01L27/0266 ,  H01L27/0617 ,  H01L27/0629 ,  H01L29/772 ,  H01L29/778

Abstract: 본발명은 Sense-FET를사용한안정화회로구조를제안한다. 본발명에따른전력반도체모듈은 D-Mode FET와상기 D-Mode FET와동일한구조를가지며면적을달리하는 Sense-FET를포함한다. 전력반도체모듈은 Sense-FET의구동을위해필요한 E-Mode FET 뿐만아니라, 저항, 커패시터, 인덕터, 또는다이오드등과같은회로소자를포함하는안정화회로를포함한다.

Abstract translation: 本发明提出了一种使用感测-FET的稳定电路结构。 根据本发明的功率半导体模块包括D模式FET和具有与D模式FET相同并且具有不同面积的结构的感测FET。 功率半导体模块包括稳定电路，包括一个电路元件，诸如以及E模式FET为意识-FET，电阻器，电容器，电感器，或二极管的操作所需的。

公开(公告)号：KR1020170033219A

公开(公告)日：2017-03-24

申请号：KR1020160008222

申请日：2016-01-22

Applicant: 한국전자통신연구원

Inventor： 이형석 ,  김기환 ,  고상춘 ,  김진식 ,  나제호 ,  남은수 ,  박영락 ,  박준보 ,  전치훈 ,  정동윤

IPC: H01L29/778 ,  H01L29/417 ,  H01L29/423 ,  H01L29/66

Abstract: 전자소자를제공한다. 전자소자는, 기판상에순차적으로적층된제1 반도체층및 제2 반도체층과, 제2 반도체층상에배치된소스전극, 게이트전극및 드레인전극을포함한다. 전자소자는소스전극과전기적으로연결되며드레인전극방향으로연장하며드레인전극으로갈수록기판으로부터멀어지는필드플레이트를더 포함한다.

Abstract translation: 由此提供电子设备。 该电子器件包括顺序地堆叠在衬底上的第一半导体层和第二半导体层以及布置在第二半导体层上的源电极，栅电极和漏电极。 所述电子器件还包括场板，所述场板与所述源电极电连接并且在所述漏电极的方向上并且远离所述衬底朝向所述漏电极延伸。

公开(公告)号：KR102208771B1

公开(公告)日：2021-01-28

申请号：KR1020200010450

申请日：2020-01-29

Applicant: 한국전자통신연구원

Inventor： 장현규 ,  정동윤 ,  박종문 ,  서동우

IPC: H01F17/00 ,  H01F41/04 ,  H01F27/28

Abstract: 본발명은인덕터에관한것으로, 더욱상세하게는, 수직으로적층된복수의세라믹층들을포함하는세라믹구조체, 상기세라믹층들은제1 세라믹층및 상기제1 세라믹층의상면상의제2 세라믹층을포함하고; 상기세라믹구조체내에배치되는내부전극들; 및상기세라믹구조체의중심부에배치되고, 복수의홀들을갖는지지체를포함하되, 상기홀들은상기지지체를수직으로관통하고, 상기지지체는상기제1 세라믹층의적어도일부및 상기제2 세라믹층의적어도일부를관통하고, 평면적관점에서, 상기지지체는상기내부전극들에의해둘러싸일수 있다.