-
-
公开(公告)号：KR1020170086760A
公开(公告)日：2017-07-27
申请号：KR1020160006079
申请日：2016-01-18
Applicant: 한국전자통신연구원
CPC classification number: G06F9/455 , G06F9/4451 , G06F17/30979 , G06F21/00 , G06F21/53 , G06F21/88
Abstract: 본발명은대상장치에관한포렌식분석을수행하는전자장치를제공한다. 전자장치는데이터추출기, 에뮬레이터, 및사용자데이터변환기를포함한다. 데이터추출기는대상장치에설치된어플리케이션들중 적어도하나의소스파일, 및대상장치에서의어플리케이션들중 적어도하나의실행에따라생성된사용자데이터를대상장치로부터획득한다. 에뮬레이터는소스파일에기초하여설치되는대상어플리케이션의실행을에뮬레이션한다. 사용자데이터변환기는대상장치의데이터베이스스킴에따른데이터구조를갖는사용자데이터를변환하여, 에뮬레이터의데이터베이스스킴에따른데이터구조를갖는변환된사용자데이터를생성한다. 에뮬레이터는대상어플리케이션이변환된사용자데이터를이용하여동작하도록, 대상어플리케이션의실행을에뮬레이션한다. 본발명에따르면, 포렌식분석이정확하고빠르게수행된다.
Abstract translation: 本发明提供了一种用于对目标设备进行取证分析的电子设备。 电子设备包括数据提取器，仿真器和用户数据转换器。 数据提取器从目标设备获得根据安装在目标设备中的至少一个应用的源文件和目标设备中的应用的至少一个的执行而生成的用户数据。 仿真器根据源文件模拟正在安装的目标应用程序的执行情况。 用户数据转换器根据目标设备的数据库方案转换具有数据结构的用户数据，并根据模拟器的数据库方案生成具有数据结构的转换的用户数据。 模拟器模拟目标应用程序的执行，以便目标应用程序使用转换的用户数据进行操作。 根据本发明，法医分析准确而迅速地进行。
-
公开(公告)号：KR1020140139923A
公开(公告)日：2014-12-08
申请号：KR1020130060639
申请日：2013-05-28
Applicant: 한국전자통신연구원
Inventor： 이재진
CPC classification number: G06F12/084 , G06F12/0848 , G06F12/0888 , G06F2212/1016 , G06F2212/6042
Abstract: 실시 예는, 복수의 프로세서 코어(process core), 상기 복수의 프로세서 코어 중 적어도 하나에서 이전 액세스 된 캐시 데이터가 저장된 공유 데이터 캐시 및 상기 복수의 프로세서 코어 중 적어도 하나에서 요구하는 데이터의 주소 값과 설정된 주소 레지스터 값을 비교하여, 상기 공유 데이터 캐시 또는 상기 공유 데이터 캐시에 미 저장된 캐시 불가능 데이터가 저장된 별도의 메모리로 상기 복수의 프로세서 코어 중 적어도 하나를 액세스하는 어드레스 디코더(address decoder);를 포함하는 멀티코어 프로세서를 제공한다.
Abstract translation: 根据本发明的实施例，多核处理器包括：多个处理器核; 共享数据高速缓存，被配置为存储先前由至少一个处理器核心访问的高速缓存数据; 以及地址解码器，其被配置为将设置的地址寄存器值与所述处理器核之一所需的数据的地址值进行比较，以及使用所述共享数据高速缓存或独立存储器访问所述处理器核心中的至少一个，其中不可高速缓存的数据 未存储在共享数据缓存中的存储。
-
公开(公告)号：KR101292668B1
公开(公告)日：2013-08-02
申请号：KR1020090095604
申请日：2009-10-08
Applicant: 한국전자통신연구원
CPC classification number: H04N19/436 , H04N19/44
Abstract: 본 발명은 멀티프로세서기반의 영상 복호화 장치 및 방법에 관한 것으로, 그 방법은 멀티프로세서기반의 영상 복호화 장치는, 입력 스트림을 열 단위로 분할하며, 상기 입력 스트림의 스킵 카운터 및 양자화 파라미터를 파싱하는 스트림 파서; 및 상기 스트림 파서를 통해 생성된 다수의 분할 스트림과 상기 스킵 카운터 및 양자화 파라미터를 획득하고, 인접 프로세서들 중 상위 프로세서의 복호화 정보를 열단위로 획득하여, 상기 다수의 분할 스트림의 복호화를 열 단위로 병렬처리하는 다수의 프로세서를 포함하여, 데이터 의존성에 상관없이 입력 스트림의 복호화를 열 단위로 병렬 처리할 수 있도록 해준다.
멀티코어, 멀티프로세서, 영상 복호화, 병렬 처리, 데이터 의존성-
公开(公告)号：KR1020110066526A
公开(公告)日：2011-06-17
申请号：KR1020090123214
申请日：2009-12-11
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A multi port memory controller and a multi port cache are provided to realize minimum circuit configuration and fast processing speed by grouping and processing transactions inputted through a plurality of ports. CONSTITUTION: A transaction grouping unit(111) groups transactions inputted through ports to a line unit of a single port memory. A transaction sorter(112) decides a process sequence of the transaction group and successively stores the transaction group. A transaction executor(114) reads the transaction group according to the stored sequence and generates location information, a control signal, and offset for processing the transaction group. The transaction executor offers the location information and the control signal to the single port memory, and also offers the offset to the data input/output controller(120).
Abstract translation: 目的：通过分组和处理通过多个端口输入的事务，提供多端口存储器控制器和多端口高速缓存，以实现最小电路配置和快速处理速度。 构成：事务分组单元（111）将通过端口输入的事务分组到单个端口存储器的行单元。 交易分类器（112）决定交易组的处理顺序，并连续地存储交易组。 事务执行器（114）根据所存储的序列读取事务组，生成用于处理事务组的位置信息，控制信号和偏移量。 交易执行者将位置信息和控制信号提供给单端口存储器，并且还向数据输入/输出控制器（120）提供偏移。
-
Patent Agency Ranking
公开(公告)号：KR1020100073801A
公开(公告)日：2010-07-01
申请号：KR1020080132568
申请日：2008-12-23
Applicant: 한국전자통신연구원
CPC classification number: Y02D10/13
Abstract: PURPOSE: A dynamic scratchpad memory management device, a method, and a processor system are provided to accomplish high performance and low power consumption of the processor system by removing overhead for SPM administration of software based on hardware. CONSTITUTION: A SPM(130) provides the fast data access to a processor(10). A dynamic scratchpad memory management unit(110) manages the SPM. A SPM page converter unit(120) converts the virtual address of the scratchpad virtual page within extension bits into the address of the scratchpad physical page. A dynamic memory access control unit(140) stores data of the main memory(20) in the SPM.
Abstract translation: 目的：提供动态暂存器存储器管理设备，方法和处理器系统，以通过消除基于硬件的软件的SPM管理的开销来实现处理器系统的高性能和低功耗。 构成：SPM（130）提供对处理器（10）的快速数据访问。 动态暂存器存储器管理单元（110）管理SPM。 SPM页面转换器单元（120）将扩展位中的暂存器虚拟页面的虚拟地址转换为暂存器物理页面的地址。 动态存储器访问控制单元（140）将主存储器（20）的数据存储在SPM中。
-
公开(公告)号：KR100951845B1
公开(公告)日：2010-04-12
申请号：KR1020070128996
申请日：2007-12-12
Applicant: 한국전자통신연구원
Abstract: 본 발명은 메모리의 동적 할당에 관한 것으로서, 캐시의 미스를 줄이기 위한 힙 메모리의 동적 할당 장치 및 방법에 관한 것이다.
본 발명에 따른 힙 메모리 동적 할당 장치는, 캐시내의 각 캐시 라인에 대하여 과거 캐시 접근 정보 및 과거 캐시 미스 정보중 적어도 하나의 정보에 근거하여 캐시 미스 발생 확률을 계산하는 캐시 미스 예측부와, 어플리케이션 프로그램의 힙 메모리 할당 요청에 응답하여, 상기 캐시 미스 예측부에 의해 계산된 각 캐시 라인의 캐시 미스 발생 확률 정보에 근거하여 미사용 캐시 라인 블록을 할당하는 힙 할당부를 포함한다.
캐시 미스(cache miss), 힙(heap), 메모리 할당(memory allocation)-
公开(公告)号：KR1020090054202A
公开(公告)日：2009-05-29
申请号：KR1020070120942
申请日：2007-11-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 H.264 CAVLC(Context Adaptive Variable Length Coding) 디코딩을 수행하는 방법에 관한 것으로, 특히 어플리케이션 특정 명령어 프로세서(Application-Specific Instruction-set Processor, 이하 "ASIP"라 칭함) 를 이용하여 디코딩을 수행하는 H.264 CAVLC 디코딩 방법에 관한 것이다. 본 발명에 따른 어플리케이션 특정 명령어 프로세서에 기반한 H.264 CAVLC 디코딩 방법은 디코딩 계수에 관한 테이블에 기반하여 복수의 비교 비트열들을 결정하는 단계; 상기 복수의 비교 비트열들의 길이를 제 1 레지스터에 저장하는 단계; 상기 복수의 비교 비트열들의 코드 값을 제 2 레지스터에 저장하는 단계; 상기 복수의 비교 비트열들의 길이 및 코드 값에 기반하여 입력 비트 스트림과 상기 복수의 비교 비트열들을 비교하는 단계; 및 상기 입력 비트 스트림 및 상기 복수의 비교 비트열들의 비교 결과에 따라 상기 디코딩 계수 값을 결정하는 단계로 구성된다. 본 발명은 별도의 메모리 엑세스없이 ASIP의 내부 레지스터를 사용하여 디코딩 계수를 추출함으로써, 메모리 엑세스에 따른 속도 저하를 감소시켜 H.264 디코더의 디코딩 속도를 향상시킬 수 있다.
H.264, CAVLC, 디코딩, ASIP-
公开(公告)号：KR1020070059837A
公开(公告)日：2007-06-12
申请号：KR1020060043645
申请日：2006-05-16
Applicant: 한국전자통신연구원
IPC: G06F9/38
CPC classification number: G06F8/456 , G06F9/5066 , G06F11/3404 , G06F2201/88
Abstract: An adaptive execution method for a multithreaded processor-based parallel system is provided to optimize performance of a parallel program by automatically finding performance factors of the parallel system in reflection of a structural property of the parallel system. Threads are generated as many as the number of physical processors of the multithreaded processor-based parallel system to execute more than one parallel loops included in the parallel program. More than one loop is executed through the generated threads by each parallel loop. Execution time of the parallel loop, the number of executed commands, and the number of cache misses are measured(510). An execution mode of each parallel loop is determined by determining the number of threads used for executing each parallel loop based on measured values. Each parallel loop is executed by assigning the thread to each physical processor according to a determination result(560).
Abstract translation: 提供了一种用于基于多线程处理器的并行系统的自适应执行方法，以通过自动查找并行系统的性能因素来反映并行系统的结构特性来优化并行程序的性能。 线程的生成与基于多线程处理器的并行系统的物理处理器数量一样多，以执行并行程序中包含的多个并行循环。 每个并行循环通过生成的线程执行多个循环。 测量并行循环的执行时间，执行命令的数量和高速缓存未命中的数量（510）。 通过基于测量值确定用于执行每个并行循环的线程数来确定每个并行循环的执行模式。 通过根据确定结果（560）将线程分配给每个物理处理器来执行每个并行循环。
-
公开(公告)号：KR100392364B1
公开(公告)日：2003-07-22
申请号：KR1019990039870
申请日：1999-09-16
Applicant: 한국전자통신연구원
IPC: C01D15/10
Abstract: PURPOSE: A manufacturing device of gallium nitride is provided which continuously combines heated nitrogen and gallium element under atmosphere of nitrogen with a simple process and continuously collects gallium nitride in a dust-collecting trap with a circular exhaust method. CONSTITUTION: The device comprises: (i) a combining chamber(1) which has at least one ports(2) on the outer circumference surface and a vacuum interior space where nitrogen and gallium are combined; (ii) a gallium supplying means(4) which is connected to a port of the combining chamber and supplies gallium to the inside of the port; (iii) a nitrogen supply means(8) which supplies nitrogen to the outside of the combining chamber; (iv) a reaction combining means(3, 17) which combines the nitrogen and the gallium in the combining chamber; (v) more than one dust-collecting means(15A, 15B, 15C) which dust-collect gallium nitride.
Abstract translation: 目的：提供氮化镓制造装置，其通过简单的工艺在氮气氛下连续地组合加热的氮和镓元素，并且通过环形排气方法在集尘阱中连续收集氮化镓。 构成：该装置包括：（i）结合室（1），该结合室在外周表面上具有至少一个端口（2）并且在其中结合有氮和镓的真空内部空间; （ii）镓供应装置（4），其连接到结合室的端口并将镓供应到端口的内部; （iii）氮气供应装置（8），其向组合室的外部供应氮气; （iv）在结合室中结合氮气和镓的反应结合装置（3,17）; （v）集尘氮化镓的多于一个集尘装置（15A，15B，15C）。
-
-
-
-
-
-
-
-
-
Search Results
187
records
(took 0.031 seconds)
