公开(公告)号：KR1020170099031A

公开(公告)日：2017-08-31

申请号：KR1020160020732

申请日：2016-02-22

Applicant: 한국전자통신연구원

Inventor： 조민형 ,  김이경 ,  여준기 ,  전영득

IPC: H03K19/003 ,  H03K19/0185 ,  H04L25/02

CPC classification number: H03K5/04 ,  G11C29/023 ,  G11C29/028 ,  H03K17/08142 ,  H03K17/687 ,  H03K2217/0063 ,  H03K2217/0072

Abstract: 본발명의실시예에따른차동드라이버회로는제 1 드라이버, 제 2 드라이버, 제 1 축전기, 제 2 축전기, 과도구간전압합산회로, 그리고과도구간비대칭보상회로를포함할수 있다. 제 1 드라이버는제 1 구동신호에따라제 1 패드를제 1 전압으로구동할수 있다. 제 2 드라이버는제 2 구동신호에따라제 2 패드를제 2 전압으로구동할수 있다. 제 1 축전기는제 1 및제 2 패드의전압이변화하는과도구간에서, 제 1 패드의전압변화를일단으로제공받아타 단으로전달할수 있다. 제 2 축전기는과도구간에서제 2 패드의전압변화를일단으로제공받아타 단으로전달할수 있다. 과도구간전압합산회로는제 1 및제 2 축전기를통해각각전달된전압을합산할수 있다. 과도구간비대칭보상회로는과도구간전압합산회로의합산된전압에따라제 1 및제 2 구동신호중 적어도하나의슬로프(Slope)를조절하여과도구간에서의제 1 및제 2 드라이버의슬루율비대칭을보정할수 있다.

Abstract translation: 根据本发明可以包含一个第一驱动器，第二驱动器，第一电容器，第二电容器，所述电压瞬变间隔求和电路，与瞬态期间非对称补偿电路的一个实施例的差分驱动电路。 响应于第一驱动信号，第一驱动器可以将第一焊盘驱动到第一电压。 第二驱动器可以根据第二驱动信号将第二焊盘驱动到第二电压。 第一电容器具有第一mitje过渡周期，其中所述第二焊盘变化的电压时，提供接收第一焊盘的电压变化作为一个可通到另一端。 第二电容器可以在瞬态期间接收第二焊盘的电压变化并将其传递到另一端。 瞬态电压求和电路可以对通过第一和第二电容器传递的电压进行求和。 过渡间隔的不对称性补偿电路可以是第一mitje第二驱动sinhojung通过调节基于所述过渡期间的电压求和电路的相加的电压斜率（斜率）eseoui过渡间隔中第一mitje第二驱动器校正所述至少一个压摆率的不对称性。

公开(公告)号：KR101191391B1

公开(公告)日：2012-10-15

申请号：KR1020080131549

申请日：2008-12-22

Applicant: 한국전자통신연구원

Inventor： 김이경 ,  조민형 ,  권종기

IPC: H03G3/12 ,  H03G3/02

CPC classification number: H03F3/45475 ,  H03F2203/45528 ,  H03F2203/45591

Abstract: 본 발명은 아날로그 회로에서의 독립적으로 dB-선형 이득 제어가 가능한 이득 조절 장치에 관한 것으로, 본 발명의 이득 조절 장치는, 제1 고정 저항 및 선형적으로 가변이 가능한 제1 가변 저항을 구비하며, 상기 제1 가변 저항 및 상기 제1 고정 저항은 각각 제1 입력 신호 및 상기 제1 입력 신호와 부호가 다른 제2 입력 신호를 입력받아 제1 출력단으로 전류를 출력하는 제1 입력 저항부와, 제2 고정 저항 및 선형적으로 가변이 가능한 제2 가변 저항을 구비하며, 상기 제2 고정 저항 및 상기 제2 가변 저항은 각각 상기 제1 입력 신호 및 상기 제2 입력 신호를 입력받아 제2 출력단으로 전류를 출력하는 제2 입력 저항부를 포함한다.
본 발명의 이득 조절 장치는 독립적으로 dB-선형 이득 조절이 가능하므로 연속시간 SDM, 연속시간 필터, 연속시간 ADC 등의 회로에 결합이 용이하며, 소형화, 저전력화를 구현할 수 있는 효과가 있다.
dB-linear, VGA, PGA, AGC, 연속시간 델타 시그마, 연속시간 ADC, 아날로그 필터

公开(公告)号：KR101183986B1

公开(公告)日：2012-09-19

申请号：KR1020080130418

申请日：2008-12-19

Applicant: 한국전자통신연구원

Inventor： 조민형 ,  김이경 ,  남재원 ,  권종기

IPC: G11C7/10 ,  G11C7/22 ,  G11C7/06

CPC classification number: H04R3/00

Abstract: 본 발명은 마이크로폰과 연결되어 상기 마이크로폰에서 생성된 전류 신호를 선형성적으로 증폭시켜 출력하는 리드아웃 회로에 관한 것으로, 상기 리드아웃 회로는 0과 1 사이의 증폭이득을 가지는 증폭부, 그리고 상기 증폭부의 입력단과 출력단 사이에 연결되어 있는 피드백 저항을 포함하며,상기 증폭부의 상기 증폭이득이 1과 가까워질수록 임력 임피스던가 고입력 임피던스를 가짐을 특징으로 한다. 본 발명의 리드아웃회로는 상기 증폭이득으로 인해 상기 프리앰프의 입력 임피던스가 고입력 임피던스를 가질 수 있으며, CMOS 공정으로 구현가능하게 된다.
마이크로폰, 커패시터, 표준 CMOS 공정, 리드아웃 회로

公开(公告)号：KR1020120067684A

公开(公告)日：2012-06-26

申请号：KR1020100129222

申请日：2010-12-16

Applicant: 한국전자통신연구원

Inventor： 조민형 ,  김이경 ,  권종기

IPC: H03K17/687 ,  H03M1/66

CPC classification number: H03K17/04106 ,  H03M1/06 ,  H03M1/66 ,  H03B1/00 ,  H03K17/04 ,  H03K17/041 ,  H03K17/687

Abstract: PURPOSE: A current switch driving circuit and a digital to analog converter are provided to prevent a working speed from being extremely reduced due to switching and blocking of a current path by using a digital to analog converter. CONSTITUTION: A current switch driving circuit(400) comprises a control unit(401), a first PMOS(P-channel Metal Oxide Semiconductor) transistor(405a), an NMOS(N-channel metal oxide semiconductor) transistor(405b), and a second PMOS(405c) transistor. A source terminal of the first PMOS transistor is connected to VDD(Voltage of drain and drain). A gate terminal of the first PMOS transistor receives an input signal. A drain terminal of the first PMOS transistor is connected to a drain terminal of the NMOS transistor to output a driving signal of a current switch. The drain terminal of the NMOS transistor is connected to the drain terminal of the first PMOS transistor. The gate terminal of the NMOS transistor receives the input signal. A source terminal of the NMOS transistor is connected to a source terminal of the second PMOS transistor. The control unit maintains a turned-on state of the second PMOS transistor.

Abstract translation: 目的：提供电流开关驱动电路和数模转换器，以防止由于使用数模转换器而导致电流路径的切换和阻塞而使工作速度极度降低。 构成：电流开关驱动电路（400）包括控制单元（401），第一PMOS（P沟道金属氧化物半导体）晶体管（405a），NMOS（N沟道金属氧化物半导体）晶体管（405b）和 第二PMOS（405c）晶体管。 第一个PMOS晶体管的源极端子连接到VDD（漏极和漏极的电压）。 第一PMOS晶体管的栅极端子接收输入信号。 第一PMOS晶体管的漏极端子连接到NMOS晶体管的漏极端子，以输出电流开关的驱动信号。 NMOS晶体管的漏极端子连接到第一PMOS晶体管的漏极端子。 NMOS晶体管的栅极端子接收输入信号。 NMOS晶体管的源极端子连接到第二PMOS晶体管的源极端子。 控制单元保持第二PMOS晶体管的导通状态。

公开(公告)号：KR1020110011532A

公开(公告)日：2011-02-08

申请号：KR1020100056911

申请日：2010-06-16

Applicant: 한국전자통신연구원

Inventor： 김이경 ,  조민형 ,  권종기

IPC: H03M3/02 ,  H03M1/66 ,  H03G3/20

CPC classification number: H03M3/32 ,  H03M3/39 ,  H03M2201/62 ,  H03M2201/932

Abstract: PURPOSE: An active type RC integrator and a continuous time sigma-delta modulator are provided to improve the gain of an active type RC integrator by turning on a switch. CONSTITUTION: A first base resistor(RBASE1) is connected between a first input node and the positive input terminal of an amplifier. A second base resistor(RBASE2) is connected between a second input node and the negative input terminal of the amplifier. A first resistor part(1) is connected between the second input node and the positive input terminal of the amplifier. A second resistor part(2) is connected between the first input node and the negative input terminal of the amplifier. A first switch(SWDUM1) switches on and off the first base resistor. A second switch(SWDUM2) switches on and off the second base resistor. The gain of an input signal is controlled according to the input resistance varied by the first resistor part and the second resistor part.

Abstract translation: 目的：提供有源型RC积分器和连续时间Σ-Δ调制器，通过开启开关来提高有源型RC积分器的增益。 构成：第一个基极电阻（RBASE1）连接在放大器的第一个输入节点和正极输入端子之间。 第二基极电阻（RBASE2）连接在放大器的第二输入节点和负输入端之间。 第一电阻器部分（1）连接在第二输入节点和放大器的正输入端之间。 第二电阻器部分（2）连接在放大器的第一输入节点和负输入端之间。 第一开关（SWDUM1）打开和关闭第一个基极电阻。 第二个开关（SWDUM2）打开和关闭第二个基极电阻。 根据由第一电阻器部件和第二电阻器部件变化的输入电阻来控制输入信号的增益。

公开(公告)号：KR100911427B1

公开(公告)日：2009-08-11

申请号：KR1020070113966

申请日：2007-11-08

Applicant: 한국전자통신연구원

Inventor： 김이경 ,  조민형 ,  권종기

IPC: H03M3/02 ,  H03M1/66

CPC classification number: H03M1/0665 ,  H03M1/74 ,  H03M3/464 ,  H03M3/502

Abstract: Provided are a dynamic element-matching method, a multi-bit Digital-to-Analog Converter (DAC), and a delta-sigma modulator with the multi-bit DAC and delta-sigma DAC with the multi-bit DAC. The dynamic element-matching method relates to preventing periodic signal components (in-band tones) from being generated from a delta-sigma modulator of a delta-sigma Analog-to-Digital Converter (ADC) and a multi-bit DAC used in a delta-sigma DAC. Unit elements are selected in a new sequence according to a simple algorithm every time that each of unit elements is selected once, and thus the unit elements are not periodically used. Consequently, it is possible to prevent in-band tones caused by a conventional Data Weighted Averaging (DWA) algorithm.

公开(公告)号：KR1020080035947A

公开(公告)日：2008-04-24

申请号：KR1020070064194

申请日：2007-06-28

Applicant: 한국전자통신연구원

Inventor： 민봉기 ,  조민형 ,  김미진 ,  송영주

IPC: H04N5/357 ,  H04N5/3745

CPC classification number: H04N5/3745 ,  H01L27/14603 ,  H01L27/14609 ,  H04N5/361

Abstract: An image sensor for improving a low voltage operation is provided to restrain a dark current and noises at a low operation voltage without forming a pinned photo diode of a complete deep depletion structure. A photosensitive pixel(2000) has a photo diode, a transfer transistor, and a reset transistor. The photodiode generates photons. The transfer transistor transmits photons to a diffusion node. The reset transistor resets the diffusion node. A driving circuit(3000) generates drive switching signals for the transfer transistor and the reset transistor. An intermediate circuit(1000) changes characteristic of the drive switching signals to drive the photosensitive pixel in a pseudo pinch-off mode. The intermediate circuit includes a rising limit circuit. The rising limit circuit converts the drive switching signal of the driving circuit and supplies the converted signal to the photosensitive pixel. The rising limit circuit limits the rising of the drive switching signal for the transfer transistor.

Abstract translation: 提供用于改善低电压操作的图像传感器，以在没有形成完全深度耗尽结构的钉扎光电二极管的情况下，在低操作电压下抑制暗电流和噪声。 光敏像素（2000）具有光电二极管，转移晶体管和复位晶体管。 光电二极管产生光子。 传输晶体管将光子传输到扩散节点。 复位晶体管复位扩散节点。 驱动电路（3000）产生用于传输晶体管和复位晶体管的驱动切换信号。 中间电路（1000）改变驱动切换信号的特性以以伪夹断模式驱动光敏像素。 中间电路包括上限电路。 上升极限电路转换驱动电路的驱动切换信号，并将转换的信号提供给感光像素。 上升极限电路限制了传输晶体管的驱动开关信号的上升。

公开(公告)号：KR1020050066929A

公开(公告)日：2005-06-30

申请号：KR1020040011197

申请日：2004-02-20

Applicant: 한국전자통신연구원

Inventor： 이승철 ,  조민형 ,  박문양

IPC: H03M1/14

CPC classification number: H03M1/141 ,  H03M1/0607 ,  H03M2201/61 ,  H03M2201/76

Abstract: 본 발명은 아날로그-디지털 변환기에 관한 발명이다. 특히, 파이프라인 폴딩 구조의 아날로그-디지털 변환기에 관한 발명이다.
본 발명에 의한 파이프라인 폴딩 구조의 아날로그-디지털 변환기는 아날로그 입력 전압을 샘플링하여 출력하는 제 1 샘플-앤드-홀드부, 기준전압들을 발생시키는 기준전압 발생기, 상기 제 1 샘플-앤드-홀드부의 출력에 각 기준전압을 뺀 값들을 증폭하여 출력하되, 증폭기의 비대칭성으로 인한 오프셋의 영향을 제거한 선행 증폭기, 상기 선행 증폭기의 출력을 폴딩하여 출력하는 제 1 폴더, 상기 제 1 폴더의 출력을 샘플링하여 출력하는 제 2 샘플-앤드-홀드부, 상기 제 2 샘플-앤드-홀드부의 출력을 폴딩하여 출력하는 제 2 폴더, 및 상기 선행 증폭기의 출력 및 상기 제 2 폴더의 출력값을 비교 연산하여 디지털 출력값을 구하는 비교기를 포함한다.
본 발명에 의한 파이프라인 폴딩 구조의 아날로그-디지털 변환기는 특히 소자의 부정합으로 의하여 발생하는 오프셋을 제거함으로써, 고해상도의 아날로그-디지털 변환기를 구현할 수 있다는 장점이 있다.

公开(公告)号：KR1020050048180A

公开(公告)日：2005-05-24

申请号：KR1020030082033

申请日：2003-11-19

Applicant: 한국전자통신연구원

Inventor： 이승철 ,  조민형 ,  박문양

IPC: H02M7/21

Abstract: 본 발명은 자동이득 제어기(AGC, automatic gain controller) 등에서 신호의 진폭을 검출하기 위한 회로로써 입력 신호의 AC성분의 크기에 비례하는 DC 값을 출력하는 회로이다. 제안하는 회로에서는 입력신호와 동일한 주파수를 갖는 신호를 입력신호와 혼합하여 DC 성분을 추출함으로써 빠른 동작 속도와 함께 넓은 범위의 신호 크기를 정확하게 검출할 수 있다.
제안하는 신호 진폭 검출 방법은 기본적인 신호 합성 이론에 근거하고 있다. 즉 일정 주파수를 갖는 신호를 자기 자신 혹은 자기 자신과 동일한 주파수를 갖는 구형파를 곱한 후 저대역 필터를 통과시키면 신호의 크기에 비례하는 DC 성분을 추출할 수 있다. 이러한 방법으로 기존의 다이오드를 사용한 정류기를 대치함으로써 회로의 동작속도와 신호 검출의 정확도 향상이 가능하다.

公开(公告)号：KR100450755B1

公开(公告)日：2004-10-01

申请号：KR1020020031287

申请日：2002-06-04

Applicant: 한국전자통신연구원

Inventor： 서혜주 ,  조민형 ,  권종기

IPC: H03F3/45

Abstract: PURPOSE: A transconductance amplifier having high linearity and high gain is provided to maintain the linearity without increasing the current by forming an input terminal with NMOS transistors and PMOS transistors. CONSTITUTION: A transconductance amplifier having high linearity and high gain includes the first and the second input terminals and the first and the second output terminals. Input signals are inputted into a plurality of NMOS transistors(mn1-mn6) and a plurality of PMOS transistors(mp1-mp6) of the first and the second input terminals. The input signals received from the first and the second input terminals are amplified as much as the gain proportional to the conductance of the NMOS transistors(mn1-mn6) and the PMOS transistors(mp1-mp6). The amplified input signals are outputted to the first and the second output terminals.

Abstract translation: 目的：提供具有高线性度和高增益的跨导放大器，以通过形成具有NMOS晶体管和PMOS晶体管的输入端子来保持线性而不增加电流。 组成：具有高线性度和高增益的跨导放大器包括第一和第二输入端以及第一和第二输出端。 输入信号被输入到第一和第二输入端的多个NMOS晶体管（mn1-mn6）和多个PMOS晶体管（mp1-mp6）中。 从第一和第二输入端子接收的输入信号被放大与与NMOS晶体管（mn1-mn6）和PMOS晶体管（mp1-mp6）的电导成比例的增益。 放大的输入信号被输出到第一和第二输出端子。