中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

48 records (took 0.02 seconds)

    Mosfet with recessed channel film and abrupt junctions
    31.
    发明专利
    Mosfet with recessed channel film and abrupt junctions 未知

    公开(公告)号：GB2503378A

    公开(公告)日：2013-12-25

    申请号：GB201316653

    申请日：2012-03-07

    Applicant: IBM

    Inventor： CHENG KANGGUO ,  DORIS BRUCE ,  KHAKIFIROOZ ALI ,  KULKARNI PRANITA

    IPC: H01L21/84 ,  H01L29/423 ,  H01L29/66

    Abstract: MOSFETs and methods for making MOSFETs with a recessed channel and abrupt junctions are disclosed. The method includes creating source and drain extensions while a dummy gate is in place. The source/drain extensions create a diffuse junction with the silicon substrate. The method continues by removing the dummy gate and etching a recess in the silicon substrate. The recess intersects at least a portion of the source and drain junction. Then a channel is formed by growing a silicon film to at least partially fill the recess. The channel has sharp junctions with the source and drains, while the unetched silicon remaining below the channel has diffuse junctions with the source and drain. Thus, a MOSFET with two junction regions, sharp and diffuse, in the same transistor can be created.

    Mosfet mit ausgesparter Kanaldünnschicht und abrupten Übergängen
    33.
    发明专利
    Mosfet mit ausgesparter Kanaldünnschicht und abrupten Übergängen 未知

    公开(公告)号：DE112012001158T5

    公开(公告)日：2013-12-19

    申请号：DE112012001158

    申请日：2012-03-07

    Applicant: IBM

    Inventor： KULKARNI PRANITA ,  CHENG KANGGUO ,  DORIS BRUCE ,  KHAKIFIROOZ ALI

    IPC: H01L21/00 ,  H01L21/84

    Abstract: Es werden MOSFETs und Verfahren zur Herstellung von MOSFETs mit einem ausgesparten Kanal und abrupten Übergängen offenbart. Das Verfahren umfasst das Erzeugen von Source- und Drain-Erweiterungen, während sich eine Platzhalter-Gate-Zone in ihrer Position befindet. Die Source/Drain-Erweiterungen erzeugen mit dem Siliciumsubstrat einen diffusen Übergang. Das Verfahren wird durch Entfernen der Platzhalter-Gate-Zone und Ätzen einer Aussparung in dem Siliciumsubstrat fortgesetzt. Die Aussparung schneidet zumindest einen Abschnitt des Source- und Drain-Übergangs. Anschließend wird durch Anwachsen einer Siliciumdünnschicht ein Kanal gebildet, um die Aussparung zumindest teilweise zu füllen. Der Kanal weist scharfe Übergange mit der Source- und Drain-Zone auf, während das ungeätzte Silicium, welches unterhalb des Kanals verbleibt, diffuse Übergänge mit der Source- und Drain-Zone aufweist. Somit kann ein MOSFET mit zwei Übergangszonen, scharf und diffus, in demselben Transistor erzeugt werden.

    Extrem-dünner-Halbleiter-auf-Isolator(ETSOI)-FET mit einem Rück-Gate und verringerter Parasitärkapazität sowie Verfahren zu dessen Herstellung
    34.
    发明专利
    Extrem-dünner-Halbleiter-auf-Isolator(ETSOI)-FET mit einem Rück-Gate und verringerter Parasitärkapazität sowie Verfahren zu dessen Herstellung 未知

    公开(公告)号：DE102012206478A1

    公开(公告)日：2012-11-22

    申请号：DE102012206478

    申请日：2012-04-19

    Applicant: IBM

    Inventor： KHAKIFIROOZ ALI ,  DORIS BRUCE B ,  CHENG KANGGUO

    IPC: H01L29/78 ,  H01L21/336 ,  H01L21/76 ,  H01L27/092 ,  H01L27/12

    Abstract: Eine extrem-dünner-SOI-MOSFET-Einheit auf einem SOI-Substrat ist mit einer Rück-Gate-Schicht auf einem Si-Substrat, bedeckt mit einer dünnen BOX-Schicht; einer extrem dünnen SOI-Schicht (ETSOI) auf der dünnen BOX-Schicht; und einer FET-Einheit auf der ETSOI-Schicht, die einen durch Abstandshalter isolierten Gate-Stapel aufweist, versehen. Das dünne BOX ist unter dem ETSOI-Kanal gebildet und ist miin versehen, um die Parasitärkapazität von Source/Drain zu Rück-Gate zu verringern. Der dickere dielektrische Abschnitt ist gegenüber dem Gate selbstausgerichtet. Innerhalb des dickeren dielektrischen Abschnitts wird ein Hohlraum unter dem Source/Drain-Gebiet gebildet. Das Rück-Gate wird durch ein Gebiet eines durch Implantation geschädigten Halbleiters und das Bilden einer isolierenden Schicht durch laterales Ätzen und Rückfüllen mit Dielektrikum festgelegt.

    Semiconductor devices having fin structures, and methods of forming semiconductor devices having fin structures
    38.
    发明专利
    Semiconductor devices having fin structures, and methods of forming semiconductor devices having fin structures 未知

    公开(公告)号：GB2516194A

    公开(公告)日：2015-01-14

    申请号：GB201419623

    申请日：2013-04-17

    Applicant: IBM

    Inventor： ADAM THOMAS N ,  CHENG KANGGUO ,  KHAKIFIROOZ ALI ,  REZNICEK ALEXANDER

    IPC: G06F17/30 ,  G06Q30/02 ,  G06Q40/02

    Abstract: A semiconductor device including at least two fin structures on a substrate surface and a functional gate structure present on the at least two fin structures. The functional gate structure includes at least one gate dielectric that is in direct contact with at least the sidewalls of the two fin structures, and at least one gate conductor on the at least one gate dielectric. The sidewall of the gate structure is substantially perpendicular to the upper surface of the substrate surface, wherein the plane defined by the sidewall of the gate structure and a plane defined by an upper surface of the substrate surface intersect at an angle of 90° +/- 5°. An epitaxial semiconductor material is in direct contact with the at least two fin structures.

    Halbleitereinheiten mit Finnenstrukturen und Verfahren zum Ausbilden von Halbleitereinheiten mit Finnenstrukturen
    39.
    发明专利
    Halbleitereinheiten mit Finnenstrukturen und Verfahren zum Ausbilden von Halbleitereinheiten mit Finnenstrukturen 未知

    公开(公告)号：DE112013000813T5

    公开(公告)日：2014-12-04

    申请号：DE112013000813

    申请日：2013-04-17

    Applicant: IBM

    Inventor： KHAKIFIROOZ ALI ,  CHENG KANGGUO ,  ADAM THOMAS N ,  REZNICEK ALEXANDER

    IPC: H01L21/336 ,  H01L29/78

    Abstract: Eine Halbleitereinheit, die zumindest zwei Finnenstrukturen auf einer Substratfläche und eine funktionale Gate-Struktur beinhaltet, die sich auf den zumindest zwei Finnenstrukturen befindet. Die funktionale Gate-Struktur beinhaltet zumindest ein Gate-Dielektrikum, das zumindest mit den Seitenwänden der beiden Finnenstrukturen in direktem Kontakt steht, und zumindest einen Gate-Leiter auf dem zumindest einen Gate-Dielektrikum. Die Seitenwand der Gate-Struktur ist im Wesentlichen senkrecht zu der oberen Fläche der Substratfläche, wobei sich die Ebene, die durch die Seitenwand der Gate-Struktur definiert wird, und eine Ebene, die durch eine obere Fläche der Substratfläche definiert wird, in einem Winkel von 90° +/– 5° schneiden. Ein epitaktisches Halbleitermaterial steht mit den zumindest zwei Finnenstrukturen in direktem Kontakt.

Patent Agency Ranking