公开(公告)号：BR112021021816A8

公开(公告)日：2022-01-18

申请号：BR112021021816

申请日：2020-03-20

Applicant: IBM

Inventor： VIVEKANANDA ADIGA ,  KUMAR ARVIND ,  HERTZBERG JARED ,  RUBIN JOSHUA ,  BRINK MARKUS ,  ROSENBLATT SAMI

IPC: H01L23/532 ,  G06N10/00 ,  H01L27/18 ,  H01L39/02 ,  H01L39/24

Abstract: fabricação de via através de silício em dispositivos quânticos planares. em uma primeira camada supercondutora (316) depositada em uma primeira superfície de um substrato (312), um primeiro componente de um ressonador é padronizado. em uma segunda camada supercondutora (326) depositada em uma segunda superfície do substrato (312), um segundo componente do ressonador é padronizado. a primeira superfície e a segunda superfície são dispostas em relação uma à outra em uma disposição não coplanar. no substrato, um recesso é criado, o recesso se estendendo da primeira camada supercondutora para a segunda camada supercondutora. em uma superfície interna do recesso, uma terceira camada supercondutora (322) é depositada, a terceira camada supercondutora formando um caminho supercondutor entre a primeira camada supercondutora e a segunda camada supercondutora. o excesso de material da terceira camada supercondutora é removido da primeira superfície e da segunda superfície, formando um uma via através de silício (tsv) completa(320).

公开(公告)号：AU2020265711A1

公开(公告)日：2021-09-30

申请号：AU2020265711

申请日：2020-03-20

Applicant: IBM

Inventor： RUBIN JOSHUA ,  HERTZBERG JARED ,  ROSENBLATT SAMI ,  VIVEKANANDA ADIGA ,  BRINK MARKUS ,  KUMAR ARWIND

IPC: H01L27/18 ,  G06N10/00 ,  H01L23/532 ,  H01L39/02 ,  H01L39/24

Abstract: On a first superconducting layer (316) deposited on a first surface of a substrate (312), a first component of a resonator is pattered. On a second superconducting layer (326) deposited on a second surface of the substrate (312), a second component of the resonator is patterned. The first surface and the second surface are disposed relative to each other in a non-co-planar disposition. In the substrate, a recess is created, the recess extending from the first superconducting layer to the second superconducting layer. On an inner surface of the recess, a third superconducting layer (322) is deposited, the third superconducting layer forming a superconducting path between the first superconducting layer and the second superconducting layer. Excess material of the third superconducting layer is removed from the first surface and the second surface, forming a completed through-silicon via TSV (320).

公开(公告)号：AU2020263787A1

公开(公告)日：2021-09-30

申请号：AU2020263787

申请日：2020-03-27

Applicant: IBM

Inventor： SANDBERG MARTIN ,  ROSENBLATT SAMI ,  TOPALOGLU RASIT ONUR

IPC: G06N10/00 ,  H01L27/18 ,  H01L39/12 ,  H03K19/195

Abstract: A tunable qubit device includes a tunable qubit, the tunable qubit including a superconducting quantum interference device (SQUID) loop. The tunable qubit device further includes a superconducting loop inductively coupled to the SQUID loop, and a flux bias line inductively coupled to the superconducting loop. The superconducting loop includes a superconducting material having a critical temperature that is a lower temperature than a critical temperature of any superconducting material of the tunable qubit. In operation, the superconducting loop provides a persistent bias to the tunable qubit.

公开(公告)号：DE112017006931B4

公开(公告)日：2021-09-09

申请号：DE112017006931

申请日：2017-11-28

Applicant: IBM

Inventor： ROSENBLATT SAMI ,  HERTZBERG JARED BARNEY ,  BRINK MARKUS

IPC: H01L39/22 ,  G11C11/44 ,  H04L9/00

Abstract: Supraleitender Chip, der aufweist:supraleitende Qubits, die jeweils einen Josephson-Übergang enthalten, wobei die supraleitenden Qubits Resonanzfrequenzen haben, deren Unterschiede auf einer Variation des Josephson-Übergangs beruhen; undein Übertragungsmedium, das mit den supraleitenden Qubits verbunden ist, wobei das Übertragungsmedium so konfiguriert ist, dass es eine Sequenz der Resonanzfrequenzen als Kennung des Chips unmittelbar ausgibt, wobei das Übertragungsmedium aus einer oder mehreren Übertragungsleitungen und einem Mikrowellenhohlraum ausgewählt wird.

公开(公告)号：CA3137258A1

公开(公告)日：2020-10-29

申请号：CA3137258

申请日：2020-03-27

Applicant: IBM

Inventor： SANDBERG MARTIN ,  ROSENBLATT SAMI ,  TOPALOGLU RASIT ONUR

IPC: H01L27/18 ,  H01L39/12 ,  H03K19/195

Abstract: A tunable qubit device includes a tunable qubit, the tunable qubit including a superconducting quantum interference device (SQUID) loop. The tunable qubit device further includes a superconducting loop inductively coupled to the SQUID loop, and a flux bias line inductively coupled to the superconducting loop. The superconducting loop includes a superconducting material having a critical temperature that is a lower temperature than a critical temperature of any superconducting material of the tunable qubit. In operation, the superconducting loop provides a persistent bias to the tunable qubit.

公开(公告)号：DE112017007142T5

公开(公告)日：2019-11-21

申请号：DE112017007142

申请日：2017-12-06

Applicant: IBM

Inventor： ROSENBLATT SAMI ,  HERTZBERG JARED BARNEY ,  BRINK MARKUS

IPC: H01L39/22

Abstract: Eine Methode betrifft einen supraleitenden Chip. Schwingeinheiten besitzen Resonanzfrequenzen, und die Schwingeinheiten sind als supraleitende Schwingkreise konfiguriert. In den Schwingeinheiten befinden sich Josephson-Übergänge, und einer oder mehrere der Josephson-Übergänge besitzen eine kurzgeschlossene Tunnelbarriere.

公开(公告)号：DE102013224104B4

公开(公告)日：2019-02-07

申请号：DE102013224104

申请日：2013-11-26

Applicant: IBM

Inventor： CHELLAPPA SRIVATSAN ,  IYER SUBRAMANIAN S ,  KIRIHATA TOSHIAKI ,  ROSENBLATT SAMI

IPC: G06F21/44 ,  G06F11/00

Abstract: System zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips, wobei das System aufweist:eine Echtheitsnachweiseinheit, die ein Erkennungs-Modul, ein Selbsttest-Modul und eine chipspezifische Komponente aufweist, die für jeden Chip einzigartig ist und sich aus einer Schwankungsbreite bei der Fertigung ergibt, wobei die chipspezifische Komponente einem Chip zugehörig ist und ein chipspezifisches Merkmal aufweist, wobei das chipspezifische Merkmal eine Matrix von Werten aufweist, die chipspezifische Eigenschaften repräsentieren, und es sich bei einer Teilmenge der Matrix von Werten um eine Teilmenge in Form des chipspezifischen Merkmals handelt;wobei das Selbsttest-Modul so konfiguriert ist, dass es das chipspezifische Merkmal abruft und dieses an das Erkennungs-Modul übermittelt;wobei das Erkennungs-Modul ferner so konfiguriert ist, dass es das chipspezifische Merkmal empfängt, unter Verwendung des chipspezifischen Merkmals einen ersten Echtheitsnachweiswert erzeugt und diesen in einem Speicher speichert;wobei das Selbsttest-Modul ferner so konfiguriert ist, dass es unter Verwendung einer Echtheitsnachweisabfrage einen zweiten Echtheitsnachweiswert erzeugt, wobei die Echtheitsnachweisabfrage ferner für jeden Matrixwert innerhalb der Teilmenge in Form des chipspezifischen Merkmals eine Adresse aufweist;wobei das Erkennungs-Modul ferner eine Vergleichsschaltung aufweist, die so konfiguriert ist, dass sie den ersten Echtheitsnachweiswert mit dem zweiten Echtheitsnachweiswert vergleicht; undwobei die Vergleichsschaltung ferner so konfiguriert ist, dass sie auf der Grundlage der Ergebnisse des Vergleichs des ersten Echtheitsnachweiswertes mit dem zweiten Echtheitsnachweiswert einen Echtheitsnachweis-Ausgabewert erzeugt.

公开(公告)号：GB2522971A

公开(公告)日：2015-08-12

申请号：GB201421545

申请日：2014-12-04

Applicant: IBM

Inventor： CHELLAPPA SRIVATSAN ,  KIRIHATA TOSHIAKI ,  ROSENBLATT SAMI

IPC: G06F21/44 ,  G06F21/73 ,  H04L9/08 ,  H04L9/32 ,  H04L29/06

Abstract: Authentication request (130A, fig. 2A) is sent 352 by a node (100A, fig. 2A) and received 354 by a master system (300, fig. 2A). A generating challenge is transmitted 356 to the node which, on receipt 362, prompts the node to generate 366 a first code output from a first encryption challenge. The first encryption challenge has inputs of a first random value and a first intrinsic ID based on an intrinsic feature of the node, e.g. derived from a physical unclonable function. The first code is received 370 from the node and a second code generated 374 as output of a second encryption challenge. The second encryption challenge has inputs of any two of the first code, a second random value and a second intrinsic ID. The first random value matches the second random value, the first intrinsic ID matches the second intrinsic ID and at the time of authentication, the second intrinsic ID is obtained from a source other than the node. The node is authenticated 378 based on the second code matching one of the first code, the second intrinsic ID or the second random value; whichever was not input to the second encryption challenge.