公开(公告)号：KR1020090011099A

公开(公告)日：2009-02-02

申请号：KR1020070074353

申请日：2007-07-25

Applicant: 고려대학교 산학협력단 ,  전북대학교산학협력단

Inventor： 김무영 ,  김진우 ,  이호규 ,  김철우

IPC: H03M1/12

CPC classification number: H03M1/0617 ,  H03M1/002 ,  H03M1/1009 ,  H03M1/122 ,  H03M1/14 ,  H03M2201/6107 ,  H03M2201/76

Abstract: An analog to digital converter removing a memory effect is provided to reduce power consumption by sharing an operational amplifier composed of a plurality of input terminals. A pipeline analog to digital has the multiple stages in which a sample mode and a hold mode are alternated. A folded-cascode amplifier including a cascode amplifier is applied in a pair of stages among the plurality of stages. In the pair of stages, the input terminal of the folded-cascode amplifier is connected when the state with high significance is in a hold mode and the input terminal of the cascode amplifier is connected when the stage with low significance is in the hold mode.

Abstract translation: 通过共享由多个输入端组成的运算放大器来提供消除存储器效应的模数转换器来降低功耗。 模拟到数字管线具有交替采样模式和保持模式的多个阶段。 包括共源共栅放大器的折叠共源共栅放大器被施加在多个级之间的一对级中。 在一对级中，当具有高有效性的状态处于保持模式时，折叠共源共栅放大器的输入端连接，并且当具有低重要性的级处于保持模式时，共源共栅放大器的输入端连接。

公开(公告)号：KR1020080111644A

公开(公告)日：2008-12-24

申请号：KR1020070059849

申请日：2007-06-19

Applicant: 인하대학교 산학협력단

Inventor： 윤광섭 ,  남태규

IPC: H03M1/08

CPC classification number: H03M1/0863 ,  H03M1/0827 ,  H03M2201/20 ,  H03M2201/6107 ,  H03M2201/644

Abstract: A switch driving circuit using source amplifier improving switching noise characteristics is provided to minimize a charge quantity stored in a parasitic capacitor of an output terminal by reducing a digital output swing width. A switch driving circuit using source amplifier improving switching noise characteristics comprises a current generator(110), a differential switch part(120), a first source amplifier(130), and a second source amplifier(140). The current generator is supplied with a predetermined current from a power supply voltage, and includes a third PMOS(P-type Metal Oxide Semiconductor) transistor(MP3) and a fourth PMOS transistor(MP4) connected in a common node(CN1) of the differential switch part. The differential switch part is connected through the current generator and the common node, is supplied with a fixed constant current, and includes a fifth PMOS transistor(MP5) and a sixth PMOS transistor(MP6) connected in the common node. The first source amplifier is connected through the fifth PMOS transistor of the differential switch part and the first node(N1). The source amplifier is connected through the sixth PMOS transistor of the differential switch part and the second Node(N2).

Abstract translation: 提供一种使用提高开关噪声特性的源极放大器的开关驱动电路，通过减少数字输出摆幅来使存储在输出端子的寄生电容器中的电荷量最小化。 使用改善开关噪声特性的源极放大器的开关驱动电路包括电流发生器（110），差分开关部分（120），第一源极放大器（130）和第二源极放大器（140）。 从电源电压向电流发生器提供预定电流，并且包括连接在所述电流发生器的公共节点（CN1）中的第三PMOS（P型金属氧化物半导体）晶体管（MP3）和第四PMOS晶体管（MP4） 差动开关部分。 差分开关部分通过电流发生器和公共节点连接，被提供固定的恒定电流，并且包括连接在公共节点中的第五个PMOS晶体管（MP5）和第六个PMOS晶体管（MP6）。 第一源极放大器通过差分开关部分的第五PMOS晶体管和第一节点（N1）连接。 源极放大器通过差分开关部分的第六个PMOS晶体管和第二个节点（N2）连接。

公开(公告)号：KR1020060014219A

公开(公告)日：2006-02-15

申请号：KR1020040062822

申请日：2004-08-10

Applicant: 삼성전자주식회사

Inventor： 정진혁

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/413 ,  H03M2201/6107 ,  H03M2201/648

Abstract: 전류 조정 디지털 아날로그 변환기가 개시되어 있다. 전류 조정 디지털 아날로그 변환기는 전류원과; 그 전류원으로부터 공급되는 전류를 단위 전류로 변환하고, 다수의 스위칭 논리 신호를 인가받아 로직에 따른 스위칭을 수행하여 단위 전류를 출력/차단하는 다수의 단위 셀로 구성된 전류 셀 매트릭스와; 디지털 코드의 하위비트를 입력받아 디코딩을 수행한 뒤, 전류 셀 매트릭스의 동작 칼럼을 누적 선택하기 위한 칼럼 스위칭 논리 신호를 다수의 단위 셀로 출력하는 칼럼 디코더와; 디지털 코드의 상위비트를 입력받아 디코딩을 수행한 뒤, 전류 셀 매트릭스의 동작 로우를 누적 선택하기 위한 제 1 로우 스위칭 논리 신호를 다수의 단위 셀로 출력하는 제 1 로우 디코더; 및 디지털 코드의 상위비트를 입력받아 디코딩을 수행한 뒤, 전류 셀 매트릭스의 동작 로우를 하나씩 선택하기 위한 제 2 로우 스위칭 논리 신호를 다수의 단위 셀로 출력하는 제 2 로우 디코더로 구성된다. 따라서, 입력되는 디지털 코드에 따라 전류 셀 매트릭스 상에서 원하는 단위 셀을 선택적으로 동작시킬 수 있으며, 단위 셀들을 순차적으로 동작시키는 것이 가능하다.

公开(公告)号：KR1020060011520A

公开(公告)日：2006-02-03

申请号：KR1020040060403

申请日：2004-07-30

Applicant: 매그나칩 반도체 유한회사

Inventor： 김정민

IPC: H03M1/76 ,  G09G3/20

CPC classification number: H03M1/668 ,  G09G3/20 ,  H03M1/06 ,  H03M1/76 ,  H03M2201/6107 ,  H03M2201/814 ,  H03M2201/932

Abstract: 본 발명은 오버슈트가 발생하지 않아 고속으로 동작할 수 있는 전류구동 디지털아날로그변환장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 서로 다른 복수의 아날로그전류량을 공급하기 위한 전류공급부; 복수비트의 디지털신호를 입력받아 이에 대응하는 상기 아날로그전류량을 출력하기 위한 제1 디지털아날로그변환부; 반전된 상기 복수의 디지털아날로그신호를 입력받아 상기 제1 디지털아날로그변환부와 상보적으로 구동하여 대응하는 상기 아날로그전류량을 출력하기 위한 제2 디지털아날로그변환부; 상기 제1 디지털아날로그변환부에 접속되어, 상기 제1 디지털아날로그변환부의 출력전류를 미러링하여 아날로그신호를 출력하기 위한 제1 로딩부; 및 상기 제2 디지털아날로그변환부의 출력전류를 공급받아 상기 제1 로딩부에 의해 상기 제1 디지털아날로그변환부에 걸리는 바이어스전압과 실질적으로 동일한 전압이 상기 제2 디지털아날로그변환부에 공급되도록 하기 위한 제2 로딩부를 구비하는 디지털아날로그변환장치를 제공한다.
오버슈트(Over Shoot), 고속동작, 스위칭, 안정화시간(settling time), 로드

公开(公告)号：KR1020050101836A

公开(公告)日：2005-10-25

申请号：KR1020040027057

申请日：2004-04-20

Applicant: 매그나칩 반도체 유한회사

Inventor： 박정주

IPC: H03M1/34

CPC classification number: H03M1/0621 ,  H03M1/361 ,  H03M2201/2216 ,  H03M2201/6107

Abstract: 본 발명은 플래쉬 아날로그 디지털 컨버터에 관한 것으로서, 보다 상세하게는 플래쉬 전원전압의 이상, 비교기의 준안정, 및 잡음 등의 원인에 의해 발생되는 버블의 특성에 따라 제거하여 아날로그 디지털 컨버터의 성능을 개선시키는 기술을 개시한다.
이를 위한 본 발명은 기준전압을 발생시키는 기준전압 발생부와, 상기 기준전압과 외부로부터 입력되는 아날로그 입력전압을 비교 증폭하여 출력하는 비교부와, 상기 비교부의 출력을 온도계 코드로 변환하고, 상기 온도계 코드를 이진코드로 변환시켜 출력하되, 상기 비교부의 출력에 발생한 버블을 제거하여 출력하는 엔코더를 포함하여 구성함을 특징으로 한다.

公开(公告)号：KR1020010081430A

公开(公告)日：2001-08-29

申请号：KR1020000006847

申请日：2000-02-14

Applicant: 주식회사 이오테크닉스

Inventor： 장혁준 ,  손철호 ,  현병훈

IPC: H03M1/08

CPC classification number: H03M1/0634 ,  H03M2201/6107

Abstract: PURPOSE: A method and an apparatus for converting rapidly an analog signal to a noiseless digital signal are provided to convert rapidly an analog signal to a noiseless digital signal by using an existing analog-digital converter. CONSTITUTION: An analog signal inputted from a signal reproduction portion is reproduced to the same analog signals of the predetermined number.(20) The first converter converts the reproduced analog signals to digital signals of n bits.(22) The second converter receives the digital output signals of n bits and obtains one digital signal by adding the converted digital signals.(24) The second converter outputs only the upper n bit from each bit of one digital signal and the digital signal of n bits is obtained therefrom(26).

Abstract translation: 目的：提供一种用于将模拟信号快速转换为无噪声数字信号的方法和装置，用于通过使用现有的模数转换器将模拟信号快速转换为无噪声数字信号。 （20）第一转换器将再现的模拟信号转换成n位的数字信号（22）第二转换器接收数字信号， （24）第二转换器仅从一个数字信号的每个位输出上n位，并从其获得n位的数字信号（26）。

公开(公告)号：KR1020000061732A

公开(公告)日：2000-10-25

申请号：KR1019990011008

申请日：1999-03-30

Applicant: 현대반도체 주식회사

Inventor： 이상대

IPC: H03M1/12

CPC classification number: H03M1/1245 ,  H03M2201/6107 ,  H03M2201/622

Abstract: PURPOSE: An analog/digital converter is provided to improve accuracy of conversion and arbitrarily change conversion output data by adding a logic and memory area which idealize converted output data before reading it. CONSTITUTION: An analog/digital converter includes a second output data storage register(20) for receiving an output value stored in a first output data storage register(17) according to a conversion control register(10) to temporarily store it, and an encoder and address generator(21) for receiving the data stored in the second output data storage register and encoding it to generate an address in accordance with the encoded data. There are also included an ideal data storage(22) for comparing the data of the first output data storage register with ideal data to previously store a correction value depending on the compared result and receiving the address signal from the encoder and address generator to read data of the address region, and a third output data storage register(23) for receiving the corrected data of the ideal data storage according to a setup mode of the conversion control register to temporarily store it and then outputting it to an internal data bus.

Abstract translation: 目的：提供模拟/数字转换器，以提高转换的精度，并通过添加在读取转换后的输出数据的理想化逻辑和存储区域来任意更改转换输出数据。 构成：模拟/数字转换器包括第二输出数据存储寄存器（20），用于根据转换控制寄存器（10）接收存储在第一输出数据存储寄存器（17）中的输出值，以临时存储它;以及编码器 和地址发生器（21），用于接收存储在第二输出数据存储寄存器中的数据并对其进行编码，以根据编码数据产生一个地址。 还包括用于将第一输出数据存储寄存器的数据与理想数据进行比较的理想数据存储器（22），以根据比较结果预先存储校正值，并从编码器和地址生成器接收地址信号以读取数据 和第三输出数据存储寄存器（23），用于根据转换控制寄存器的设置模式接收理想数据存储器的校正数据，以临时存储，然后将其输出到内部数据总线。

公开(公告)号：KR101796858B1

公开(公告)日：2017-11-10

申请号：KR1020160056184

申请日：2016-05-09

Applicant: 서울대학교산학협력단

Inventor： 박유진 ,  김수환

IPC: H03M1/66 ,  H03M13/00

CPC classification number: H03M1/66 ,  H03M13/6502 ,  H03M2201/6107

Abstract: 본기술에의한디지털아날로그변환장치는디지털신호에대응하는아날로그전압을출력하는증폭기; 및디지털신호의변화량이클수록증폭기의바이어스전류를더 크게제어하는바이어스제어부를포함한다.

Abstract translation: 根据本发明的数模转换器包括：放大器，用于输出对应于数字信号的模拟电压; 并且，随着数字信号的变化越大，用于控制放大器的偏置电流的偏置控制单元越大。

公开(公告)号：KR1020140085883A

公开(公告)日：2014-07-08

申请号：KR1020120155695

申请日：2012-12-28

Applicant: 주식회사 레이믹스

Inventor： 정성재 ,  이정은 ,  이주호 ,  김진화

IPC: H03M1/12 ,  H03M3/02

CPC classification number: H03M3/478 ,  H03M1/18 ,  H03M2201/6107 ,  H03M2201/62

Abstract: According to a time continuous sigma-delta analog-to-digital converter capable of controlling an operable input signal magnitude range, and a control method therefor in accordance to a preferred embodiment of the present invention, the input signal magnitude range can be adjusted by varying an input resistance value when a magnitude of an input signal changes. According to a preferred embodiment of the present invention, the time continuous sigma-delta analog-to-digital converter capable of controlling an operable input signal magnitude range comprises: a loop filter including at least one amplifier; a quantizing unit for quantizing a signal outputted from the loop filter into N bits; a signal detecting unit to detect an output of the quantizing unit; and a control unit to control a magnitude range of an operable input signal of the converter using the signal detected on the signal detecting unit.

Abstract translation: 根据能够控制可操作输入信号幅度范围的时间连续Σ-Δ模数转换器及其根据本发明的优选实施例的控制方法，可以通过改变输入信号幅度范围来调节输入信号幅度范围 当输入信号的幅度变化时的输入电阻值。 根据本发明的优选实施例，能够控制可操作输入信号幅度范围的时间连续Σ-Δ模数转换器包括：包括至少一个放大器的环路滤波器; 用于将从环路滤波器输出的信号量化为N位的量化单元; 信号检测单元，用于检测量化单元的输出; 以及控制单元，其使用在所述信号检测单元上检测到的信号来控制所述转换器的可操作输入信号的幅度范围。

公开(公告)号：KR1020120098225A

公开(公告)日：2012-09-05

申请号：KR1020110018032

申请日：2011-02-28

Applicant: 충북대학교 산학협력단

Inventor： 양병도 ,  민제중 ,  성시우 ,  오재문

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M1/002 ,  H03M2201/6107 ,  H03M2201/718

Abstract: PURPOSE: A digital to analog converting apparatus driven by low power and current is provided to reduce unnecessary clock power consumption generated in a plurality of cells using a clock gating technique. CONSTITUTION: A current source cell part(10) includes a plurality of current source cells formed into a matrix type consisting of a column and a row. The current source cell part is synchronized with a clock signal. The current source cell part records input data in the plurality of current source cells. A row decoding part(20) decodes the input data of the current source cell part. The row decoding part determines the output state of the clock signal using the current source cell corresponding to a row in the current source cell part according to the match of current row data with row data previously obtained. A column decoding part(30) decodes the input data of the current source cell part. The column decoding part outputs column data to a column of the current source cell part corresponding to column data. [Reference numerals] (10) Current source cell part; (20) Row decoder; (30) Column decoder

Abstract translation: 目的：提供由低功率和低电流驱动的数模转换装置，以便使用时钟选通技术减少在多个单元中产生的不必要的时钟功耗。 构成：电流源单元部分（10）包括形成为由列和行组成的矩阵类型的多个电流源单元。 当前源单元部分与时钟信号同步。 当前源单元部分记录多个当前源单元中的输入数据。 行解码部（20）对当前源单元部分的输入数据进行解码。 根据与先前获得的行数据的当前行数据的匹配，行解码部分使用与当前源单元部分中的行对应的当前源单元来确定时钟信号的输出状态。 列解码部（30）解码当前源单元部分的输入数据。 列解码部将列数据输出到与列数据对应的当前源单元部分的列。 （附图标记）（10）电流源单元部分; （20）行解码器; （30）列解码器