公开(公告)号：US4626827A

公开(公告)日：1986-12-02

申请号：US475405

申请日：1983-03-15

Applicant: Masatsugu Kitamura ,  Mitsuaki Tanaka ,  Hiroyuki Takekura

Inventor： Masatsugu Kitamura ,  Mitsuaki Tanaka ,  Hiroyuki Takekura

IPC: H03M1/00 ,  H04B14/04 ,  H03K13/02

CPC classification number: H03M1/00 ,  H04B14/046 ,  H03M2201/02 ,  H03M2201/162 ,  H03M2201/196 ,  H03M2201/198 ,  H03M2201/20 ,  H03M2201/3115 ,  H03M2201/4105 ,  H03M2201/4135 ,  H03M2201/4225 ,  H03M2201/4233 ,  H03M2201/4262 ,  H03M2201/531 ,  H03M2201/532 ,  H03M2201/534 ,  H03M2201/535 ,  H03M2201/648 ,  H03M2201/712 ,  H03M2201/715 ,  H03M2201/8128 ,  H03M2201/834

Abstract: A data compression system comprises an analog-to-digital converter for quantizing the analog signal at a first sampling frequency into a series of digital samples and a memory for storing the digital samples. A control circuit generates a sampling datum indicating a variable sampling frequency lower than the first sampling frequency as a function of the instantaneous frequency of the analog signal for selecting digital samples from the memory, reads the selected digital samples out of the memory means in response to the sampling datum, and forms the sampling datum and the selected digital samples into a data set. A series of data sets may be transmitted to a receiving end of the system or stored in a recording medium. The sampling datum is used to indicate the point at which the digital sample is converted to a corresponding analog value.

Abstract translation: 数据压缩系统包括用于将第一采样频率的模拟信号量化成一系列数字样本的模数转换器和用于存储数字样本的存储器。 控制电路根据用于从存储器中选择数字样本的模拟信号的瞬时频率的函数产生指示低于第一采样频率的可变采样频率的采样数据，以响应于从存储器装置读出所选择的数字样本 采样数据，并将采样数据和所选择的数字样本组成数据集。 一系列数据集可以传送到系统的接收端或存储在记录介质中。 采样数据用于指示数字采样转换为相应模拟值的点。

公开(公告)号：US4568912A

公开(公告)日：1986-02-04

申请号：US475406

申请日：1983-03-15

Applicant: Masatsugu Kitamura ,  Mitsuaki Tanaka

Inventor： Masatsugu Kitamura ,  Mitsuaki Tanaka

IPC: H03M1/00 ,  H04B12/02

CPC classification number: H03M1/00 ,  H03M2201/02 ,  H03M2201/162 ,  H03M2201/196 ,  H03M2201/198 ,  H03M2201/3115 ,  H03M2201/3168 ,  H03M2201/4135 ,  H03M2201/415 ,  H03M2201/4225 ,  H03M2201/4233 ,  H03M2201/4262 ,  H03M2201/532 ,  H03M2201/534 ,  H03M2201/648 ,  H03M2201/838

Abstract: In a data compression system, a digital signal comprising a series of digital samples and a sampling datum associated with each digital sample is received by a decoder. The sampling datum indicates the sampling interval of the associated digital sample. The decoder includes a microcomputer for storing the digital signal into a memory (M2) and reading each digital sample and the associated sampling datum. The digital sample is divided by the sampling datum to derive a quotient which indicates the slope of the signal to be recovered. The quotient is integrated by an integrator (6b) to provide interpolation between successive sampling points, so that the original signal is approximated by a plurality of line segments.

Abstract translation: 在数据压缩系统中，由解码器接收包括一系列数字样本和与每个数字样本相关联的采样数据的数字信号。 采样数据表示相关数字采样的采样间隔。 解码器包括用于将数字信号存储到存储器（M2）中并读取每个数字样本和相关联的采样数据的微型计算机。 数字样本被采样数据除以导出指示要恢复的信号的斜率的商。 积分器（6b）对商进行积分，以在连续采样点之间提供内插，使原始信号由多个线段近似。

公开(公告)号：KR1020060014219A

公开(公告)日：2006-02-15

申请号：KR1020040062822

申请日：2004-08-10

Applicant: 삼성전자주식회사

Inventor： 정진혁

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/413 ,  H03M2201/6107 ,  H03M2201/648

Abstract: 전류 조정 디지털 아날로그 변환기가 개시되어 있다. 전류 조정 디지털 아날로그 변환기는 전류원과; 그 전류원으로부터 공급되는 전류를 단위 전류로 변환하고, 다수의 스위칭 논리 신호를 인가받아 로직에 따른 스위칭을 수행하여 단위 전류를 출력/차단하는 다수의 단위 셀로 구성된 전류 셀 매트릭스와; 디지털 코드의 하위비트를 입력받아 디코딩을 수행한 뒤, 전류 셀 매트릭스의 동작 칼럼을 누적 선택하기 위한 칼럼 스위칭 논리 신호를 다수의 단위 셀로 출력하는 칼럼 디코더와; 디지털 코드의 상위비트를 입력받아 디코딩을 수행한 뒤, 전류 셀 매트릭스의 동작 로우를 누적 선택하기 위한 제 1 로우 스위칭 논리 신호를 다수의 단위 셀로 출력하는 제 1 로우 디코더; 및 디지털 코드의 상위비트를 입력받아 디코딩을 수행한 뒤, 전류 셀 매트릭스의 동작 로우를 하나씩 선택하기 위한 제 2 로우 스위칭 논리 신호를 다수의 단위 셀로 출력하는 제 2 로우 디코더로 구성된다. 따라서, 입력되는 디지털 코드에 따라 전류 셀 매트릭스 상에서 원하는 단위 셀을 선택적으로 동작시킬 수 있으며, 단위 셀들을 순차적으로 동작시키는 것이 가능하다.