-
公开(公告)号:CN108701433A
公开(公告)日:2018-10-23
申请号:CN201780014463.5
申请日:2017-01-30
Applicant: 索尼公司
CPC classification number: G09F9/33 , G09F9/40 , G09G3/20 , G09G2300/023 , G09G2300/0426 , G09G2300/0439 , G09G2330/04 , H01L27/124 , H01L27/15 , H01L33/36 , H05K1/0259 , H05K1/026 , H05K3/28 , H05K2201/09618
Abstract: 为了提供通过其可以提高静电耐受电压的显示构件装置和显示装置,显示构件装置10E设置有:布线基板30;布置在布线基板30上的发光元件12和用于驱动的IC 13;以及布置在最外侧的至少部分暴露的布线36,并且具有与发光元件12和用于驱动的IC 13相同的电位。
-
公开(公告)号:CN108541129A
公开(公告)日:2018-09-14
申请号:CN201810177252.X
申请日:2018-03-02
Applicant: 恩智浦有限公司
IPC: H05K1/02 , H05K1/14 , H01L23/498
CPC classification number: H05K1/0243 , H01L23/49838 , H01L23/66 , H05K1/0251 , H05K1/0274 , H05K1/0298 , H05K1/112 , H05K1/115 , H05K3/46 , H05K2201/09618 , H05K2201/10098 , H05K2201/10121 , H05K2201/10734 , H05K1/141 , H01L23/49827
Abstract: 描述一种封装式射频RF电路(500),其包括:印刷电路板PCB基板,其包括所述PCB基板的顶部部分上的至少一个导电传输线,其中所述PCB基板包括穿过其从而将所述PCB基板的所述顶部部分耦合到接地平面的多个通孔(520);以及集成电路封装,其在竖直平面中定位于所述PCB基板顶上且通过多个球栅阵列BGA(530)电耦合到所述PCB基板,其中第一BGA被配置成将至少一个RF信号(510)从所述封装携载到所述PCB基板。在所述竖直平面中,所述多个通孔(520)的第一部分与所述多个BGA(530)的邻近的第一部分偏移达第一距离,且定位于所述第一BGA的绝大部分周围的所述多个通孔(520)的第二部分与所述多个BGA(530)的相应的邻近的第二部分偏移达小于所述第一距离的第二距离。
-
公开(公告)号:CN104220909B
公开(公告)日:2018-02-23
申请号:CN201380017331.X
申请日:2013-04-04
Applicant: 德克萨斯仪器股份有限公司
CPC classification number: H05K1/0239 , G02B6/12004 , G02B6/1228 , H01L2223/6627 , H01L2224/16227 , H01L2924/15311 , H01P3/121 , H01P3/16 , H05K1/0243 , H05K1/025 , H05K1/0274 , H05K1/115 , H05K1/18 , H05K2201/0187 , H05K2201/037 , H05K2201/09618 , H05K2201/10098
Abstract: 本申请提供了一种设备。存在具有封装衬底(304‑A)和集成电路(IC)(302‑A)的电路组件(206‑A1)。封装衬底具有微带线(208‑A1),而IC固定到封装衬底并且电耦合到微带线。电路板(202‑A)也固定到封装衬底。介电波导(204‑A)固定到电路板。介电波导具有介电芯体(310‑A),该介电芯体(310‑A)延伸到位于介电波导和微带线之间的过渡区(314‑A)中,并且微带线被配置成与介电波导形成通信链路。
-
公开(公告)号:CN107529271A
公开(公告)日:2017-12-29
申请号:CN201710684407.4
申请日:2014-10-10
Applicant: 威盛电子股份有限公司
Inventor: 李胜源
IPC: H05K1/02
CPC classification number: H05K1/0245 , H01P3/026 , H01P3/08 , H05K1/0224 , H05K2201/09336 , H05K2201/09618
Abstract: 本发明公开一种线路布局结构、线路板及电子总成。该线路布局结构适用于一线路板并包括下列构件。第一差动对及第二差动对分别经由线路板的第一图案化导电层从线路板的芯片区内延伸至芯片区外,并分别经由线路板的第二图案化导电层在芯片区与线路板的端口区之间延伸。第一接地平面构成自第一图案化导电层。第一差动对及该第二差动对在第二图案化导电层上的正投影重叠于第一接地平面。
-
公开(公告)号:CN105551675B
公开(公告)日:2017-06-13
申请号:CN201510829564.0
申请日:2013-06-12
Applicant: 株式会社村田制作所
Inventor: 加藤登
CPC classification number: H01P3/08 , H01P3/085 , H05K1/0221 , H05K1/0225 , H05K1/0242 , H05K1/0253 , H05K1/028 , H05K2201/055 , H05K2201/09618 , H05K2201/0969 , H05K2201/09727
Abstract: 本发明的目的在于提供一种在能够实现薄型化的同时还能够抑制特性阻抗的变动的扁平电缆。电介质主体(12)由多个电介质片材(18)层叠而成。信号线路(20)设置在电介质主体(12)上。基准接地导体(22)设置在比信号线路(20)更靠近z轴方向的正方向侧,且设有沿着信号线路(20)排列的多个开口(29)。辅助接地导体(24)设置在比信号线路(20)更靠近z轴方向的负方向侧,且设有沿着信号线路(20)排列的多个开口(30)。基准接地导体(22)与信号线路(20)在z轴方向上的距离大于辅助接地导体(24)与信号线路(20)在z轴方向上的距离。开口(29)的尺寸小于开口(30)的尺寸。
-
公开(公告)号:CN104798248B
公开(公告)日:2017-03-15
申请号:CN201480003002.4
申请日:2014-01-15
Applicant: 株式会社村田制作所
CPC classification number: H01P3/026 , H01P3/085 , H05K1/0225 , H05K1/0227 , H05K1/0242 , H05K1/025 , H05K1/028 , H05K1/147 , H05K1/18 , H05K2201/09618 , H05K2201/09727
Abstract: 主传输线路(10)具备长条状的电介质基体上空开间隔地配置有长条状的信号导体(40A、40B)。基准接地导体(20A)和辅助接地导体(30A)配置成在厚度方向上夹着信号导体(40A)。基准接地导体(20B)和辅助接地导体(30B)配置成在厚度方向上夹着信号导体(40B)。辅助接地导体(30A)具备长条导体(31A、32A)和桥接导体(33A),辅助接地导体(30B)具备长条导体(31B、32B)和桥接导体(33B)。桥接导体(33A、33B)的沿着长条方向的位置互不相同。(110)。在电介质基体(110)的内部,在宽度方向
-
公开(公告)号:CN103959555B
公开(公告)日:2017-03-08
申请号:CN201280058979.7
申请日:2012-12-21
Applicant: 康普技术有限责任公司
Inventor: M·齐莫尔曼
CPC classification number: H03H7/004 , H01L2924/0002 , H01P5/028 , H01Q1/246 , H05K1/0225 , H05K1/0239 , H05K3/28 , H05K3/40 , H05K2201/0175 , H05K2201/09309 , H05K2201/09336 , H05K2201/09618 , H05K2201/09872 , H01L2924/0001
Abstract: 一种在主模块外壳和一个或多个子模块外壳之间的盲插电容性耦合互连,具有耦合表面和内部元件,每个耦合表面具有接地部分和孔,内部元件设置在孔中,与所述接地部分分隔开。所述耦合表面可以设置为例如在印刷电路板上的迹线。为了适应一定程度的未对准,其中一个内部元件可以设置为大于另一个。当所述耦合表面例如通过机械固定装置配合在一起,保持在合适的位置上时,产生所述耦合表面之间的电容性耦合。
-
公开(公告)号:CN103428990B
公开(公告)日:2016-06-01
申请号:CN201310341459.3
申请日:2010-03-24
Applicant: 莫列斯公司
IPC: H05K1/02 , H01R13/6461 , H01R13/648 , H01R13/658
CPC classification number: H05K1/0222 , H01R13/6587 , H05K1/0245 , H05K2201/09609 , H05K2201/09618 , H05K2201/10189
Abstract: 一种连接器和电路板组件包括装配到电路板中的导孔内的在连接器中的端子。信号和接地端子因此耦合到电路板中的信号迹线和接地平面。可在电路板中提供与接地导孔对齐的另外的销连接导孔,以帮助提高在所述连接器中的端子和电路板中的信号迹线之间的接口处的电性能。信号箍可允许信号迹线对分开并在再聚合之前绕着导孔的两个不同侧布线,同时保持紧密的电接近度,所述紧密的电接近度提供在这对信号迹线中的迹线之间相对一致的电耦合。
-
公开(公告)号:CN104254944B
公开(公告)日:2016-05-11
申请号:CN201380021427.3
申请日:2013-09-03
Applicant: 株式会社村田制作所
CPC classification number: H01P3/082 , H01P3/08 , H01P11/003 , H01R12/62 , H01R24/50 , H01R2103/00 , H05K1/0219 , H05K1/0225 , H05K1/024 , H05K1/0242 , H05K1/0253 , H05K1/115 , H05K1/118 , H05K1/147 , H05K3/0052 , H05K3/363 , H05K3/4623 , H05K3/4632 , H05K2201/07 , H05K2201/09154 , H05K2201/0919 , H05K2201/09481 , H05K2201/09527 , H05K2201/096 , H05K2201/09618 , H05K2201/097 , H05K2201/09845 , H05K2201/10037 , H05K2201/10204 , Y10T29/49016
Abstract: 本发明降低具有弯曲结构的高频信号线路的制造成本。信号线(20-2)沿着电介质坯体(12-2)延伸。基准接地导体(22-2)沿着信号线(20-2)延伸。信号线(20-1)设置于电介质坯体(12-1),且沿电介质坯体(12-1)延伸。基准接地导体(22-1)设置在电介质坯体(12-1)上,且沿信号线(20-1)延伸。通过将电介质坯体(12-2)端部的背面(S4)与电介质坯体(12-1)端部的主面(S1)接合,从而在电介质坯体(12-1、12-2)的连接部分形成角。信号线(20-1)与信号线(20-2)电连接。基准接地导体(22-1、22-2)电连接。
-
公开(公告)号:CN105472867A
公开(公告)日:2016-04-06
申请号:CN201510812491.4
申请日:2011-12-02
Applicant: 株式会社村田制作所
CPC classification number: H01P3/085 , H01L2224/16225 , H01L2924/19105 , H01P1/20363 , H01P3/003 , H01P3/026 , H01P3/08 , H01P3/10 , H01P3/121 , H03H7/38 , H04B15/00 , H05K1/0219 , H05K1/0225 , H05K1/0242 , H05K1/025 , H05K1/0253 , H05K1/028 , H05K1/0393 , H05K1/113 , H05K2201/09618 , H05K2201/0969 , H05K2201/09727
Abstract: 本发明涉及高频信号线路,该高频信号线路具备设置有与信号线重叠的开口的接地导体,该高频信号线路能减少不必要的辐射。电介质元件组装体(12)具有相对介电常数(ε1)且具有第1主面和第2主面。信号线(20)设置于所述电介质元件组装体(12)内。接地导体(24)在电介质元件组装体(12)内相对于信号线(20)设置于第1主面侧,且该接地导体(24)与信号线(20)相对,并且该接地导体(24)设置有与信号线(20)重叠的开口(30)。高介电常数层(15)具有比第1相对介电常数(ε1)更高的相对介电常数(ε2),且将该高介电常数层(15)设置为在第1主面上与开口(30)重叠。
-
-
-
-
-
-
-
-
-