中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

60 records (took 0.023 seconds)

    반도체 패키지 및 그 제조 방법
    41.
    发明公开
    반도체 패키지 및 그 제조 방법 无效
    半导体封装及其制造方法

    公开(公告)号：KR1020140015607A

    公开(公告)日：2014-02-06

    申请号：KR1020140001278

    申请日：2014-01-06

    Applicant: 삼성전기주식회사

    Inventor： 유도재 ,  윤정호 ,  박철균 ,  한명우 ,  이정언

    IPC: H01L23/66

    CPC classification number: H01L24/97 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/15174 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00

    Abstract: The present invention relates to a semiconductor package having an antenna which is integrally formed and manufacturing method thereof. The semiconductor package according to the present invention comprises: a semiconductor chip; an encapsulation unit for encapsulating the semiconductor chip; a substrate unit including an upper substrate formed on the top of the encapsulating unit and a lower substrate formed on the bottom of the encapsulation unit; an antenna unit which is formed in the encapsulation unit or substrate unit and electrically connected to the semiconductor chip; and a via connection unit which penetrates through the encapsulation unit, wherein the semiconductor unit transmits and receives high frequency waves on a millimeter wave band through the antenna unit, the antenna unit is electrically connected to the semiconductor unit through the via connection unit, the antenna unit is formed on the outer surface of the upper substrate, the upper substrate is a stacked substrate, and the antenna unit may have a plurality of emitters formed on multiple layers of the upper substrate.

    Abstract translation: 本发明涉及一种具有整体形成的天线的半导体封装及其制造方法。 根据本发明的半导体封装包括：半导体芯片; 用于封装半导体芯片的封装单元; 衬底单元，其包括形成在所述封装单元的顶部上的上基板和形成在所述封装单元的底部上的下基板; 天线单元，其形成在所述封装单元或基板单元中并电连接到所述半导体芯片; 以及穿过所述封装单元的通孔连接单元，其中所述半导体单元通过所述天线单元在毫米波段上发送和接收高频波，所述天线单元通过所述通孔连接单元，所述天线 单元形成在上基板的外表面上，上基板是层叠基板，天线单元可以具有形成在上基板的多层上的多个发射极。

    전력 모듈용 방열 시스템
    42.
    发明公开
    전력 모듈용 방열 시스템 有权
    电源模块散热系统

    公开(公告)号：KR1020140000066A

    公开(公告)日：2014-01-02

    申请号：KR1020120067387

    申请日：2012-06-22

    Applicant: 삼성전기주식회사

    Inventor： 김광수 ,  유도재 ,  손영호 ,  서범석 ,  정인화

    IPC: H05K7/20 ,  H01L23/34 ,  F28D15/02

    CPC classification number: F28F3/12 ,  F28D2021/0028 ,  F28F13/06 ,  H01L2924/00 ,  H01L2924/0002 ,  H05K7/20927

    Abstract: The present invention relates to a heat dissipation system for a power module. According to the embodiment of the present invention, the heat dissipation system for a power module includes a first coolant flow path part and a second coolant flow path part each allowing a coolant to flow in a first and a second direction. Also, the heat dissipation system for a power module includes a heat dissipation plate.

    Abstract translation: 本发明涉及一种用于功率模块的散热系统。 根据本发明的实施例，功率模块的散热系统包括第一冷却剂流动路径部分和第二冷却剂流动路径部分，每个第一冷却剂流动路径部分和第二冷却剂流动路径部分允许冷却剂沿第一和第二方向流动。 此外，功率模块的散热系统包括散热板。

    반도체 패키지 및 그 제조방법
    43.
    发明授权
    반도체 패키지 및 그 제조방법 有权
    半导体及其制造方法

    公开(公告)号：KR100865125B1

    公开(公告)日：2008-10-24

    申请号：KR1020070057147

    申请日：2007-06-12

    Applicant: 삼성전기주식회사

    Inventor： 유도재 ,  권영도 ,  최석문 ,  장범식 ,  정태성

    IPC: H01L23/12

    CPC classification number: H01L25/105 ,  H01L23/3128 ,  H01L24/73 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15153 ,  H01L2924/15311 ,  H01L2924/19105 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/0401

    Abstract: A semiconductor package and a manufacturing method thereof are provided to improve heat-radiating performance by mounting a chip on a lower package in a flip-chip method and inserting an interposer between an upper package and the lower package. A predetermined pattern is formed on a first substrate(10). A first chip is mounted on one surface of the first substrate by using a flip-chip method. A first molding unit(30) is formed to cover the first substrate and the first chip. A first via penetrates the first molding unit. The first via is electrically connected to a pattern formed on the first substrate. An interposer(40) is loaded on the first molding unit. Predetermined patterns are formed on both sides of the interposer. A second via penetrates the interposer to connect electrically both sides of the interposer with each other. A second substrate(50) is loaded on the interposer to be electrically connected to a pattern of the interposer by inserting a conductive ball. A second chip is mounted on the second substrate.

    Abstract translation: 提供一种半导体封装及其制造方法以通过以倒装芯片方法将芯片安装在下封装上并将插入件插入在上封装和下封装之间来提高散热性能。 在第一基板（10）上形成预定图案。 通过使用倒装芯片方法将第一芯片安装在第一基板的一个表面上。 形成第一成型单元（30）以覆盖第一基板和第一芯片。 第一通孔穿过第一模制单元。 第一通孔电连接到形成在第一基板上的图案。 插入件（40）装载在第一模制单元上。 在插入器的两侧形成预定图案。 第二通孔穿过插入器以将插入器的两侧彼此连接。 通过插入导电球将第二基板（50）装载到插入件上以电连接到插入件的图案。 第二芯片安装在第二基板上。

    리드프레임과 이를 구비한 반도체 패키지 및 그 제조방법
    44.
    发明授权
    리드프레임과 이를 구비한 반도체 패키지 및 그 제조방법 失效
    引线框架，具有该框架的半导体封装及其制造方法

    公开(公告)号：KR100828510B1

    公开(公告)日：2008-05-13

    申请号：KR1020070057248

    申请日：2007-06-12

    Applicant: 삼성전기주식회사

    Inventor： 유도재 ,  최석문 ,  정태성 ,  장범식

    IPC: H01L23/48

    CPC classification number: H01L2224/16245 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2924/19107 ,  H01L2924/00014 ,  H01L2924/00

    Abstract: A lead frame, a semiconductor package having the same, and a method for manufacturing the semiconductor package are provided to decrease a size of the semiconductor package by forming a die pad and a lead to support each other. A lead frame includes a die pad(20), plural leads(30), a first oxide portion(25), and a second oxide portion(35). A semiconductor chip is mounted on the die pad. The leads are formed to be apart from a center portion of the die pad by a predetermined distance. The first oxide portion is applied between the die pad and the lead and supports the lead. The second oxide portion is applied between the leads and electrically isolates the leads from each other. The lead contains aluminum.

    Abstract translation: 提供一种引线框架，具有该引线框架的半导体封装以及用于制造该半导体封装件的方法，以通过形成一个管芯焊盘和一个彼此支撑的引线来减小半导体封装的尺寸。 引线框架包括管芯焊盘（20），多个引线（30），第一氧化物部分（25）和第二氧化物部分（35）。 半导体芯片安装在管芯焊盘上。 引线形成为离开芯片焊盘的中心部分预定距离。 第一氧化物部分被施加在管芯焊盘和引线之间并且支撑引线。 第二氧化物部分被施加在引线之间并将引线彼此电隔离。 铅含铝。

    반도체 패키지 및 그 제조방법
    45.
    发明授权
    반도체 패키지 및 그 제조방법 有权

    公开(公告)号：KR102207270B1

    公开(公告)日：2021-01-25

    申请号：KR1020130141570

    申请日：2013-11-20

    Applicant: 삼성전기주식회사

    Inventor： 오규환 ,  유도재

    IPC: H01L23/12

    Abstract: 본발명은반도체패키지및 그제조방법에관한것이다. 본발명의일 실시예에따른반도체패키지는양면실장용전극및 배선을갖는기판, 기판에실장되는다수의제1 전자소자, 기판에실장되는다수의제2 전자소자및 기판의배선과상기다수의제2 전자소자를연결하는비아를포함한다.

    반도체 패키지 및 그 제조 방법
    49.
    发明公开
    반도체 패키지 및 그 제조 방법 审中-实审
    半导体封装及其制造方法

    公开(公告)号：KR1020150094185A

    公开(公告)日：2015-08-19

    申请号：KR1020140015151

    申请日：2014-02-10

    Applicant: 삼성전기주식회사

    Inventor： 임재현 ,  유도재 ,  조은정 ,  오규환 ,  류종인

    IPC: H01L21/12

    CPC classification number: H01L25/0657 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/3114 ,  H01L2224/48095

    Abstract: 본 발명의 실시예에 따른 반도체 패키지 및 그 제조 방법에 관한 것이다.
    본 발명의 실시예에 따른 반도체 패키지는 다층으로 형성된 반도체 소자, 상기 다수의 반도체 소자 양측에 전기적으로 연결된 다수의 와이어, 상기 다수의 반도체 소자 일측에 형성된 다수의 와이어가 전기적으로 연결된 제1 몰드 비아, 상기 다수의 반도체 소자 다른 측에 형성된 다수의 와이어가 전기적으로 연결된 제2 몰드 비아 및 상기 다수의 반도체 소자를 감싸며 상기 제1 몰드 비아 및 상기 제2 몰드 비아 상면부가 노출되도록 형성된 몰딩부를 포함할 수 있다.

    Abstract translation: 本发明的一个方面是提供一种半导体封装及其制造方法，该半导体封装有利于通过连接连接每一个堆叠在一个模具通孔上的器件的导线来减小封装尺寸。 本发明涉及半导体封装及其制造方法。 根据本发明实施例的半导体封装包括：形成多层的半导体器件; 多个电线，其电连接到多个半导体器件的两侧; 第一模具，其电连接到形成在半导体器件的一侧上的导线; 第二模具，其电连接到形成在所述半导体器件的另一侧上的导线; 以及模制单元，其围绕所述半导体器件并暴露所述第一模具通孔和所述第二模具通孔的上部单元。

Patent Agency Ranking