메모리 소자 제조 방법
    46.
    发明公开
    메모리 소자 제조 방법 审中-实审
    制造存储器装置的方法

    公开(公告)号:KR1020170105874A

    公开(公告)日:2017-09-20

    申请号:KR1020160029091

    申请日:2016-03-10

    Abstract: 본발명의기술적사상에의한메모리소자제조방법은, 제1 자화층을형성하는단계, 제1 자화층상에터널장벽층을형성하는단계, 터널장벽층상에제2 자화층을형성하는단계, 제1 자화층, 터널장벽층및 제2 자화층을패터닝하여자기터널접합구조물을형성하는단계및 자기터널접합구조물의측벽에붕소를주입하여붕소산화물을형성하는단계를포함하는것을특징으로한다.

    Abstract translation: 根据本发明的技术构思的制造存储器件的方法包括以下步骤:形成第一磁化层,在第一磁化层上形成隧道势垒层,在隧道势垒层上形成第二磁化层, 通过图案化磁化层,隧道势垒层和第二磁化层来形成磁性隧道结结构;以及将硼注入到磁性隧道结结构的侧壁中以形成氧化硼。

    배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
    48.
    发明公开
    배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법 审中-实审
    使用其的磁存储元件的布线形成方法和制造方法

    公开(公告)号:KR1020170045083A

    公开(公告)日:2017-04-26

    申请号:KR1020150177265

    申请日:2015-12-11

    Abstract: 자기기억소자의제조방법은, 기판상에자기터널접합패턴들을형성하는것, 상기기판상에상기자기터널접합패턴들을덮는층간절연막을형성하는것, 상기층간절연막상에도전막을형성하는것, 상기도전막을패터닝하여, 상기자기터널접합패턴들에전기적으로연결되는배선패턴들을형성하는것, 및상기배선패턴들을형성한후, 서로다른물질을포함하는제1 가스및 제2 가스의혼합가스를이용하여세정공정을수행하는것을포함한다. 상기제1 가스는수소원소(H)를포함한다.

    Abstract translation: 制造磁存储器元件,在基板上haneungeot形成磁性隧道结图案,haneungeot形成层间绝缘膜覆盖在基板上的磁性隧道结图案的方法,在层间绝缘haneungeot在薄膜上形成导电膜,图案化导电膜, 形成电连接到磁隧道结图案的布线图案,并通过使用包含不同材料的第一气体和第二气体的混合气体形成布线图案, 它包括执行。 第一种气体包括氢元素(H)。

    이온 빔 에칭 장치
    49.
    发明公开
    이온 빔 에칭 장치 审中-实审
    离子束蚀刻设备

    公开(公告)号:KR1020170036479A

    公开(公告)日:2017-04-03

    申请号:KR1020150135697

    申请日:2015-09-24

    Abstract: 이온빔 에칭장치에관한것이다. 이이온빔 에칭장치는이온빔의진행경로에가변자기장을인가할수 있다. 이온소스일측에그리드가형성될수 있으며, 그리드는이온을가속시켜이온빔을방사또는발사한다. 공정챔버에서는이온빔을이용한에칭공정등의공정이수행되며, 가변자기장인가부는공정챔버주변에형성되어가변자기장을인가할수 있다.

    Abstract translation: 用于离子束蚀刻设备。 离子束蚀刻设备可以将可变磁场施加到离子束的路径。 栅格可以形成在离子源的一侧,栅格加速离子发射或发射离子束。 在处理室中,执行诸如使用离子束的蚀刻处理之类的处理,并且在处理室周围形成可变磁场施加单元以施加可变磁场。

    디램 소자의 제조 방법
    50.
    发明授权
    디램 소자의 제조 방법 有权
    制造DRAM器件的方法

    公开(公告)号:KR101692718B1

    公开(公告)日:2017-01-04

    申请号:KR1020110065875

    申请日:2011-07-04

    Inventor: 박종철 정상섭

    Abstract: 디램소자의제조방법으로, 매립게이트상에기판상부로돌출되는캡핑절연막패턴을형성하고, 상기캡핑절연막패턴들사이의갭에도전막패턴을형성한다. 상기도전막패턴및 캡핑절연막패턴을덮는층간절연막을형성한다. 이후, 상기제1 방향으로연장되는개구부가생성되도록상기층간절연막, 도전막패턴, 캡핑절연막패턴및 기판상부면을식각하여도전막패턴을끊어내어기판의제1 패드영역과접촉되는고립된형상의제1 패드전극을형성한다. 이후, 제2 패드전극, 비트라인및 제1 패드전극과연결되는커패시터를각각형성한다. 상기디램소자에포함되는제1 패드전극은양호한접촉특성을갖는다.

    Abstract translation: 在制造DRAM器件的方法中,在衬底中形成掩埋型栅极。 掩埋型栅极上形成封盖绝缘层图案。 形成填充封盖绝缘层图案的部分之间的间隙的导电层图案,以及覆盖导电层图案和封盖绝缘层图案的绝缘夹层。 蚀刻绝缘中间层,导电层图案,封盖绝缘层图案和基板的上部以形成开口,以及与第一焊盘区域接触的第一焊盘电极。 间隔件形成在对应于第二垫区域的开口的侧壁上。 第二焊盘电极形成在开口中。 形成与第二焊盘电极电连接的位线和与第一焊盘电极电连接的电容器。

Patent Agency Ranking