-
公开(公告)号：KR1020120100626A
公开(公告)日：2012-09-12
申请号：KR1020110019645
申请日：2011-03-04
Applicant: 삼성전자주식회사
CPC classification number: H01L33/62 , H01L27/156 , H01L33/50 , H01L33/54 , H01L33/60 , H01L33/642 , H01L2933/0033 , H01L2933/0041 , H01L2933/005
Abstract: PURPOSE: A light emitting device package and a manufacturing method thereof are provided improve connection reliability of a bonding wire by laying the bonding wire into a molding material. CONSTITUTION: A pair of lead frames(102) is arranged to be separated from each other. A pair of bonding wires(106) electrically connects the lead frame and a light emitting device(104). The light emitting device is arranged on a heating pad(101). A molding member(107) is formed to fill the lead frame and the bonding wire. A sealing member(108) is located on the molding member and the light emitting device.
Abstract translation: 目的：提供一种发光器件封装及其制造方法，其通过将接合线设置成成型材料而提高接合线的连接可靠性。 构成：一对引线框架（102）被布置为彼此分离。 一对接合线（106）将引线框和发光器件（104）电连接。 发光装置设置在加热垫（101）上。 形成模制构件（107）以填充引线框架和接合线。 密封构件（108）位于模制构件和发光装置上。
-
公开(公告)号：KR1020120094280A
公开(公告)日：2012-08-24
申请号：KR1020110013679
申请日：2011-02-16
Applicant: 삼성전자주식회사
CPC classification number: H01L25/167 , H01L2224/16 , H01L2224/48091 , H01L2224/4824 , H01L2224/73265 , H01L2224/8592 , H01L2924/15151 , H01L33/486 , H01L33/52 , H01L33/62 , H01L2933/0033 , H01L2924/00014
Abstract: PURPOSE: A light emitting device package and a manufacturing method thereof are provided to maximize a light emitting area of the light emitting device package by filling a zener diode in a mold member. CONSTITUTION: A zener diode(150) is mounted in a first area of a wiring board. A light emitting device chip(130) is mounted on a second area of the wiring board. A molding member(120) fixes a part of the wiring board. A diode is filled in the molding member. A lens is arranged on the upper side of the light emitting surface of the light emitting device chip.
Abstract translation: 目的：提供发光器件封装及其制造方法，以通过将齐纳二极管填充在模具构件中来最大化发光器件封装的发光面积。 构成：齐纳二极管（150）安装在布线板的第一区域中。 发光器件芯片（130）安装在布线板的第二区域上。 模制构件（120）固定所述布线板的一部分。 二极管填充在模制构件中。 透镜布置在发光器件芯片的发光表面的上侧。
-
公开(公告)号：KR1020120085085A
公开(公告)日：2012-07-31
申请号：KR1020110006500
申请日：2011-01-21
Applicant: 삼성전자주식회사
IPC: H01L33/48
CPC classification number: H01L33/62 , H01L25/0753 , H01L33/486 , H01L33/502 , H01L33/58 , H01L33/647 , H01L2933/0033 , H01L2933/0066
Abstract: PURPOSE: A COB(Chip On Board) type light emitting module and a manufacturing method thereof are provided to obtain connection reliability of a bonding wire by sealing a bonding wire with a superior mechanical property. CONSTITUTION: A lead frame(101) includes a plurality of openings(108). A light emitting device(103) is arranged on an upper side of the lead frame in order to respectively cover the plurality of openings. A bonding wire(105) electrically connects a bottom surface of the lead frame with the bottom surface of the light emitting device through the openings. A molding member(106) is formed around the openings of the lead frame in order to cover the bonding wire. A sealing member(107) is located on the molding member and on the light emitting device.
Abstract translation: 目的：提供一种COB（Chip On Board）型发光模块及其制造方法，通过密封具有优良机械特性的接合线来获得接合线的连接可靠性。 构成：引线框架（101）包括多个开口（108）。 发光装置（103）布置在引线框架的上侧，以分别覆盖多个开口。 接合线（105）通过开口将引线框架的底表面与发光器件的底表面电连接。 为了覆盖接合线，在引线框架的开口周围形成成型部件（106）。 密封构件（107）位于模制构件上并且位于发光装置上。
-
公开(公告)号：KR1020120072629A
公开(公告)日：2012-07-04
申请号：KR1020100134474
申请日：2010-12-24
Applicant: 삼성전자주식회사
CPC classification number: H01L33/60 , H01L24/97 , H01L33/486 , H01L33/58 , H01L33/62 , H01L33/64 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2924/01029 , H01L2924/01322 , H01L2924/12041 , H01L2924/181 , H01L2924/1815 , H01L2924/00014 , H01L2224/85 , H01L2224/83 , H01L2924/00
Abstract: PURPOSE: A light emitting device package and a manufacturing method thereof are provided to maximize light extraction efficiency by outputting light from the side of a chip to the upper side of the chip through an inner reflection. CONSTITUTION: A plurality of lead frames(10) are separately arranged with a preset space. The lead frame transmits an electric signal to a light emitting device(20) mounted on the upper side thereof. A light emitting device is adhered to the lead frame through a bonding member(70). A body unit(30) seals and supports the light emitting device and the lead frame. A lens unit(40) is formed on the main body unit and protects the light emitting device by covering the light emitting device.
Abstract translation: 目的：提供一种发光器件封装及其制造方法，通过从芯片的侧面向芯片的上侧通过内反射输出光来使光提取效率最大化。 构成：多个引线框架（10）分别布置有预设空间。 引线框架将电信号发送到安装在其上侧的发光器件（20）。 发光装置通过接合构件（70）粘附到引线框架。 主体单元（30）密封并支撑发光装置和引线框架。 透镜单元（40）形成在主体单元上，并通过覆盖发光器件来保护发光器件。
-
公开(公告)号：KR1020120061656A
公开(公告)日：2012-06-13
申请号：KR1020100123040
申请日：2010-12-03
Applicant: 삼성전자주식회사
CPC classification number: G01R31/2635 , G01J1/0422 , G01J2001/4252
Abstract: PURPOSE: A tray for storage, an inspecting device using the same and an inspecting method are provided to perform an inspection on a tray for a storage so that an inspection perform capability per unit hour is enhanced. CONSTITUTION: An inspecting device comprises a tray(13), a plurality of optical receiving units(15), a plurality of probe units(14), a power control unit(18), and an optical property analyzing unit(19). The tray stores a plurality of light sources(11) lighting when power is applied. The optical receiving unit is arranged corresponding to the plurality of light sources, thereby receiving the lights emitted from the plurality of light sources. The probe unit is arranged corresponding to the plurality of light sources, thereby applying the power to the plurality of light sources. The power control unit selectively controls the power applied to the plurality of probe units. The optical property analyzing unit analyzes the properties of optical signals received from the optical receiving unit.
Abstract translation: 目的：提供用于存储的托盘，使用其的检查装置和检查方法，以对托盘进行存储检查，从而提高每单位时间的检查执行能力。 构成：检查装置包括托盘（13），多个光接收单元（15），多个探针单元（14），功率控制单元（18）和光学性质分析单元（19）。 托盘在施加电力时存储多个光源（11）点亮。 光接收单元对应于多个光源布置，从而接收从多个光源发射的光。 探针单元对应于多个光源布置，从而向多个光源施加电力。 功率控制单元选择性地控制施加到多个探针单元的功率。 光学性质分析单元分析从光接收单元接收的光信号的特性。
-
Patent Agency Ranking
公开(公告)号：KR100575590B1
公开(公告)日：2006-05-03
申请号：KR1020030092706
申请日：2003-12-17
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L23/4951 , H01L24/48 , H01L24/49 , H01L25/105 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/4826 , H01L2224/49175 , H01L2224/73215 , H01L2225/1029 , H01L2225/1041 , H01L2225/107 , H01L2225/1094 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/18165 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 본 발명은 열방출형 적층 패키지 및 그들이 실장된 모듈에 관한 것으로, 적층 패키지의 박형화와 더불어 열방출 특성을 향상시키기 위해서, 플렉서블 연결 기판을 중심으로 상하로 적층된 제 1 패키지 및 제 2 패키지를 갖는 적층 패키지에 있어서, 적층 패키지의 하부면으로 제 1 패키지에 내장된 제 1 칩의 배면이 노출되고, 적층 패키지의 상부면으로 제 2 패키지의 배면이 노출되는 적층 패키지 및 그들이 실장된 모듈을 제공한다. 또한 모듈용 기판과 적층 패키지 사이에 솔더 접합부를 더 형성할 수 있으며, 모듈용 기판에 실장된 적층 패키지의 상부면에 히트 싱크를 부착할 수도 있다.
적층 패키지, 박형, 모듈, 고용량, 방열-
公开(公告)号：KR1020060016217A
公开(公告)日：2006-02-22
申请号：KR1020040064586
申请日：2004-08-17
Applicant: 삼성전자주식회사
IPC: H01L23/50 , H01L23/28 , H01L23/12 , H01L23/485
CPC classification number: H05K3/3436 , H01L21/563 , H01L23/3114 , H01L23/3128 , H01L23/3171 , H01L23/525 , H01L24/11 , H01L24/13 , H01L2224/0231 , H01L2224/0401 , H01L2224/05548 , H01L2224/05567 , H01L2224/05655 , H01L2224/10126 , H01L2224/11334 , H01L2224/13022 , H01L2224/13099 , H01L2224/16 , H01L2224/73253 , H01L2924/0002 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01074 , H01L2924/01079 , H01L2924/014 , H01L2924/12044 , H01L2924/14 , H01L2924/15311 , H01L2924/16195 , H05K3/0023 , H05K2201/10977 , Y02P70/613 , Y10T29/49149 , H01L2224/05552 , H01L2924/00014 , H01L2924/013
Abstract: 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 솔더볼이 부착된 반도체 소자 위에 절연막 대신에 고분자 감광막을 코팅하고 솔더볼 위에 있는 고분자 감광막 일부를 노광공정으로 제거하여 일정한 크기의 콘택영역을 형성한다. 따라서 고분자 감광막이 솔더볼의 접착 신뢰도를 높일 수 있다.
솔더볼 접착 신뢰도(SJR), WLCSP, 고분자 감광막.-
公开(公告)号：KR1020060011342A
公开(公告)日：2006-02-03
申请号：KR1020040060145
申请日：2004-07-30
Applicant: 삼성전자주식회사
IPC: H01L21/82
Abstract: 반도체 메모리 장치 및 그 제조 방법이 개시된다. 본 발명에 따른 반도체 메모리 장치는 반도체 칩, 반도체 칩의 입출력 패드를 개방하는 패시베이션층, 패시베이션층 상의 버퍼층, 및 패시베이션층과 버퍼층을 관통하여 퓨즈 박스를 개방하는 퓨즈 박스 홀을 매립하고 반도체 칩 가장자리 상의 버퍼층을 덮고 있는 퓨즈 커버층을 포함한다.
-
公开(公告)号：KR1020060010099A
公开(公告)日：2006-02-02
申请号：KR1020040058689
申请日：2004-07-27
Applicant: 삼성전자주식회사
CPC classification number: H01L23/481 , H01L21/78 , H01L23/3128 , H01L23/525 , H01L24/02 , H01L24/10 , H01L24/13 , H01L25/0657 , H01L2224/0401 , H01L2224/13 , H01L2224/13099 , H01L2225/06513 , H01L2225/06517 , H01L2225/0652 , H01L2225/06524 , H01L2225/06527 , H01L2225/06541 , H01L2225/06551 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01019 , H01L2924/01022 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/05042 , H01L2924/14 , H01L2924/15311 , H01L2924/30107 , H01L2924/00
Abstract: 본 발명은 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법에 관한 것으로, 관통 전극을 형성하기 위한 레이저 드릴링 공정과 감광막을 이용한 절연층 패터닝 공정과 같은 크리티클 공정 없이 일반적인 반도체 제조 공정을 이용하여 관통 전극을 형성하기 위해서, 반도체 웨이퍼의 칩 절단 영역을 따라서 소정의 깊이로 쏘잉하여 슬롯을 형성하고, 슬롯에 층간 절연 소재의 절연층을 형성한 후 일반적인 반도체 제조 공정을 이용하여 관통 전극을 형성하는 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법을 제공한다.
웨이퍼 레벨, 적층, 칩 스케일 패키지, 슬롯, 층간 절연층, 감광막-
公开(公告)号：KR1020050048323A
公开(公告)日：2005-05-24
申请号：KR1020030082227
申请日：2003-11-19
Applicant: 삼성전자주식회사
IPC: H01L23/48
CPC classification number: H01L25/50 , H01L23/3128 , H01L23/481 , H01L23/5389 , H01L24/05 , H01L24/06 , H01L24/16 , H01L24/48 , H01L24/49 , H01L24/94 , H01L25/0657 , H01L2224/02372 , H01L2224/02379 , H01L2224/0401 , H01L2224/04042 , H01L2224/05009 , H01L2224/06181 , H01L2224/13025 , H01L2224/13099 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/32014 , H01L2224/32145 , H01L2224/32225 , H01L2224/48095 , H01L2224/48227 , H01L2224/49171 , H01L2224/49175 , H01L2224/73265 , H01L2224/94 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06527 , H01L2225/06541 , H01L2225/06582 , H01L2225/06589 , H01L2924/00 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/1433 , H01L2924/15311 , H01L2924/181 , H01L2924/30107 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 본 발명은 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를 이용한 시스템-인-패키지에 관한 것이다. 웨이퍼 레벨 적층 기술은 칩 크기가 모두 같은 동일 소자들에 대해서는 적용이 가능하나, 시스템-인-패키지의 경우와 같이 칩 크기가 다른 이종 소자들에 대해서는 적용하기가 어렵다. 본 발명은 이종 소자들의 칩 크기를 모두 동일하게 만들고 비아, 재배선, 접속 범프 등을 이용하여 이종 소자의 적층 구조를 웨이퍼 레벨에서 일괄적으로 구현한다. 따라서, 칩 레벨에서 이종 소자의 적층 구조를 구현하는 것에 비하여 양산성을 높이고 제조 비용을 절감할 수 있으며, 적층 구조의 안정성과 열적, 전기적 특성을 향상시킬 수 있고 패키지 크기를 칩 수준으로 줄일 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
218
records
(took 0.031 seconds)
