中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

51 records (took 0.024 seconds)

    화상형성장치
    41.
    发明授权
    화상형성장치 有权
    图像形成装置

    公开(公告)号：KR100806877B1

    公开(公告)日：2008-02-22

    申请号：KR1020060034205

    申请日：2006-04-14

    Applicant: 삼성전자주식회사

    Inventor： 최재훈 ,  이지환

    IPC: B41J3/36 ,  B41J13/00

    CPC classification number: B41J13/0045 ,  B41J29/023

    Abstract: 내부에 인쇄엔진부가 설치되는 화상형성장치 본체와; 상기 인쇄엔진부로 공급된 미디어를 왕복 이동시키기 위한 이송유닛과; 상기 미디어의 공급선단을 상기 본체 내외로 가이드하도록 상기 본체 내부에 마련되는 후퇴경로;를 포함하고, 상기 미디어의 공급후단부터 인쇄가 되는 것을 특징으로 하는 화상형성장치가 개시된다.
    화상형성장치, 카세트, 미디어, 공급 경로, 후퇴 경로, 배출 경로

    반도체 패키지 및 그 제조 방법
    44.
    发明公开
    반도체 패키지 및 그 제조 방법 审中-实审
    半导体封装及其制造方法

    公开(公告)号：KR1020170141606A

    公开(公告)日：2017-12-26

    申请号：KR1020170073395

    申请日：2017-06-12

    Applicant: 삼성전자주식회사

    Inventor： 민병국 ,  조성일 ,  최재훈 ,  김시경

    IPC: H01L23/552 ,  H05K9/00 ,  H01L23/31

    CPC classification number: H01L2224/16225 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/00012

    Abstract: 실시예들에따르면, 반도체패키지제조방법은기판, 반도체칩, 및몰딩막을포함하는패키지를제공하는것, 상기기판은그 일면상에노출된접지패턴을포함하고; 및금속입자들및 도전성탄소물질을포함하는용액을상기몰딩막상에도포하여, 차폐층을형성하는것을포함할수 있다. 상기차폐층은금속입자들및 상기금속입자들중 적어도하나와연결되는도전성탄소물질을포함할수 있다. 상기차폐층은상기기판의상기일면상으로연장되어상기접지패턴과전기적으로연결될수 있다.

    Abstract translation: 根据实施例，一种制造半导体封装的方法包括：提供衬底，半导体芯片和包括模制膜的封装，所述衬底包括在其一侧上暴露的接地图案; 并且将包含金属颗粒和导电碳材料的溶液涂覆在模制膜上以形成屏蔽层。 屏蔽层可以包括金属颗粒和连接到至少一个金属颗粒的导电碳材料。 屏蔽层可以在衬底的一侧上延伸并且电连接到接地图案。

    액세서리를 제어하는 전자 장치 및 방법
    45.
    发明公开
    액세서리를 제어하는 전자 장치 및 방법 审中-实审
    电子设备和控制配件的方法

    公开(公告)号：KR1020170040701A

    公开(公告)日：2017-04-13

    申请号：KR1020150140014

    申请日：2015-10-05

    Applicant: 삼성전자주식회사

    Inventor： 이상수 ,  곽병수 ,  강리연 ,  김진흥 ,  임민종 ,  최재훈 ,  박진근 ,  최종철 ,  허창룡

    IPC: H04M1/725 ,  G06F3/0346 ,  H04M1/73 ,  G06F3/16

    CPC classification number: G06F3/0346 ,  G06F3/16 ,  H04M1/725 ,  H04M1/73 ,  H04M19/04

    Abstract: 전자장치가개시된다. 본발명의다양한실시예에다른전자장치는 3차원운동가능한액세서리와전기적으로연결가능한입출력인터페이스, 및입출력인터페이스와전기적으로연결된프로세서를포함하고, 프로세서는전자장치에발생된이벤트를감지하고, 이벤트에대응하여액세서리를동작시키는명령을입출력인터페이스를통해액세서리로송신하도록설정될수 있다. 이외에도명세서를통해파악되는다양한실시예가가능하다.

    Abstract translation: 公开了一种电子设备。 根据本发明的各种实施例的电子设备包括可与三维可移动附件电连接的输入/输出接口以及电耦合到输入/输出接口的处理器，其中处理器感测电子设备中产生的事件， 可以配置为通过输入/输出接口相应地将命令传输到附件以操作附件。 通过说明书已知的各种实施例也是可能的。

    전기적 접합 보조장치
    48.
    发明公开
    전기적 접합 보조장치 无效
    支持电气接线装置

    公开(公告)号：KR1020100021163A

    公开(公告)日：2010-02-24

    申请号：KR1020080079922

    申请日：2008-08-14

    Applicant: 삼성전자주식회사

    Inventor： 최재훈 ,  한성찬 ,  김정훈 ,  황재선 ,  이동춘

    IPC: H01L21/60 ,  H01L23/48

    Abstract: PURPOSE: A support apparatus for an electrical junction is provided to improve the thermal durability and the structural rigidity of a semiconductor package by blocking crack propagation. CONSTITUTION: A body(11) includes an upper face which opposes a first terminal and a lower face which opposes a second terminal. A melted state of an electrical junction material flows through the body by the branched path of a guide path unit(12). A plurality of the guide path unit is installed in the body. The guide path unit includes a through-hole with a smaller diameter than the size of the electrical junction material. A conductive layer is formed on the inner side of the through-hole.

    Abstract translation: 目的：提供用于电连接的支撑装置，以通过阻止裂纹扩展来改善半导体封装的热耐久性和结构刚度。 构成：主体（11）包括与第一端子相对的上表面和与第二端子相对的下表面。 电连接材料的熔化状态通过引导路径单元（12）的分支路径流过主体。 多个引导路径单元安装在主体中。 引导路径单元包括直径小于电连接材料尺寸的通孔。 导电层形成在通孔的内侧。

    스택형 반도체 패키지 및 이를 구비한 반도체 모듈
    49.
    发明公开
    스택형 반도체 패키지 및 이를 구비한 반도체 모듈 无效
    堆叠半导体封装和半导体器件

    公开(公告)号：KR1020080005741A

    公开(公告)日：2008-01-15

    申请号：KR1020060064472

    申请日：2006-07-10

    Applicant: 삼성전자주식회사

    Inventor： 방효재 ,  한성찬 ,  최재훈 ,  황선규

    IPC: H01L23/12

    CPC classification number: H01L2224/16225 ,  H01L2924/19105 ,  H01L25/074 ,  H01L23/642 ,  H01L23/647 ,  H01L24/10

    Abstract: A stack semiconductor package and a semiconductor module having the same are provided to prevent a capacitor from being delaminated from a PCB by mounting a passive element on a reinforcement PCB. Plural unit chip packages(111,113) are stacked. Semiconductor chips are stacked on the unit chip package. A reinforcement member(140) protects the semiconductor chip, which is mounted on the unit chip package. A passive element is mounted on the reinforcement member. A first connector terminal(121) couples a lowermost unit chip package with a PCB. Plural second connector terminals(123) laminate the unit chip packages. A third connector terminal(125) couples an uppermost unit chip package with the reinforcement member.

    Abstract translation: 提供了一种堆叠半导体封装件及其半导体模块，以通过将无源元件安装在加强PCB上来防止电容器从PCB分层。 堆叠多个单元芯片封装（111,113）。 半导体芯片堆叠在单元芯片封装上。 加强构件（140）保护安装在单元芯片封装上的半导体芯片。 无源元件安装在加强构件上。 第一连接器端子（121）将最下面的单元芯片封装与PCB耦合。 多个第二连接器端子（123）层压单元芯片封装。 第三连接器端子（125）将最上面的单元芯片封装与加强构件连接。

Patent Agency Ranking